OpenFPGA/vpr7_x2p/vpr/Circuits/sync_4bits_add.act

41 lines
932 B
Plaintext
Raw Normal View History

clk 0.511800 0.202800
rst 0.00001 0.198000
a0 0.465000 0.196200
a1 0.476000 0.196200
a2 0.480800 0.203200
a3 0.523200 0.203400
b0 0.502800 0.211200
b1 0.479200 0.208400
b2 0.495200 0.197000
b3 0.521000 0.204800
cin 0.490400 0.194600
reg_b[3] 0.250800 0.189200
reg_cin 0.241600 0.168200
cout 0.197600 0.171000
sumout0 0.197400 0.197200
sumout1 0.195200 0.205800
sumout2 0.202000 0.213000
sumout3 0.191600 0.207600
reg_a[0] 0.229800 0.171000
reg_a[1] 0.236000 0.170200
reg_a[2] 0.230000 0.174400
reg_a[3] 0.258400 0.179800
reg_b[0] 0.250600 0.180400
reg_b[1] 0.238600 0.177800
reg_b[2] 0.248000 0.177400
n83 0.250600 0.044471
n88 0.238600 0.047498
n93 0.248000 0.044135
n33 0.250800 0.041399
n38 0.241600 0.044556
n43 0.197600 0.011311
n67 0.767600 0.013393
n47 0.197400 0.040388
n51 0.195200 0.019975
n55 0.202000 0.042318
n59 0.191600 0.007901
n63 0.229800 0.048269
n68 0.236000 0.046714
n73 0.230000 0.046748
n78 0.258400 0.040977