tcl/xtensa: some fixes at xtensa-core-esp32s3.cfg

Some config changes required to run ESP32-S3 with full feature set

Signed-off-by: Erhan Kurubas <erhan.kurubas@espressif.com>
Change-Id: I38022bb5ff5830e1cf9d11d6fe795ea99d91e9db
Reviewed-on: https://review.openocd.org/c/openocd/+/7254
Tested-by: jenkins
Reviewed-by: Ian Thompson <ianst@cadence.com>
Reviewed-by: Antonio Borneo <borneo.antonio@gmail.com>
This commit is contained in:
Erhan Kurubas 2022-10-04 23:23:55 +02:00 committed by Antonio Borneo
parent 48317d86d3
commit 45c9e1e8c0
1 changed files with 63 additions and 84 deletions

View File

@ -20,6 +20,7 @@ xtensa xtmem irom 0x40000000 0x60000
xtensa xtmem iram 0x40370000 0x70000
xtensa xtmem iram 0x600FE000 0x2000
xtensa xtmem drom 0x3C000000 0x1000000
xtensa xtmem drom 0x3FF00000 0x20000
xtensa xtmem dram 0x3FC88000 0x78000
xtensa xtmem dram 0x600FE000 0x2000
xtensa xtmem dram 0x50000000 0x2000
@ -31,8 +32,8 @@ xtensa xtmem dram 0x60000000 0x10000000
xtensa xtopt debuglevel 6
xtensa xtopt ibreaknum 2
xtensa xtopt dbreaknum 2
xtensa xtopt tracemem 16384
xtensa xtopt tracememrev 1
xtensa xtopt tracemem 0x4000
xtensa xtopt tracememrev 0
xtensa xtopt perfcount 2
@ -43,7 +44,7 @@ xtensa xtopt perfcount 2
# in "Read General Registers" (g-packet) requests.
# NOTE: For contiguous format, registers listed in GDB order.
# xtregs: Total number of Xtensa registers in the system
xtensa xtregs 244
xtensa xtregs 228
xtensa xtregfmt contiguous 128
xtensa xtreg pc 0x0020
xtensa xtreg ar0 0x0100
@ -128,10 +129,7 @@ xtensa xtreg m0 0x0220
xtensa xtreg m1 0x0221
xtensa xtreg m2 0x0222
xtensa xtreg m3 0x0223
# TODO: update gpioout address while testing on S3 HW
xtensa xtreg gpioout 0x02f4
xtensa xtreg gpio_out 0x030c
xtensa xtreg f0 0x0030
xtensa xtreg f1 0x0031
xtensa xtreg f2 0x0032
@ -150,35 +148,32 @@ xtensa xtreg f14 0x003e
xtensa xtreg f15 0x003f
xtensa xtreg fcr 0x03e8
xtensa xtreg fsr 0x03e9
# TODO: update TIE state
xtensa xtreg accx_0 0x02f4
xtensa xtreg accx_1 0x02f4
xtensa xtreg qacc_h_0 0x02f4
xtensa xtreg qacc_h_1 0x02f4
xtensa xtreg qacc_h_2 0x02f4
xtensa xtreg qacc_h_3 0x02f4
xtensa xtreg qacc_h_4 0x02f4
xtensa xtreg qacc_l_0 0x02f4
xtensa xtreg qacc_l_1 0x02f4
xtensa xtreg qacc_l_2 0x02f4
xtensa xtreg qacc_l_3 0x02f4
xtensa xtreg qacc_l_4 0x02f4
xtensa xtreg sar_byte 0x02f4
xtensa xtreg fft_bit_width 0x02f4
xtensa xtreg ua_state_0 0x02f4
xtensa xtreg ua_state_1 0x02f4
xtensa xtreg ua_state_2 0x02f4
xtensa xtreg ua_state_3 0x02f4
xtensa xtreg q0 0x02f4
xtensa xtreg q1 0x02f4
xtensa xtreg q2 0x02f4
xtensa xtreg q3 0x02f4
xtensa xtreg q4 0x02f4
xtensa xtreg q5 0x02f4
xtensa xtreg q6 0x02f4
xtensa xtreg q7 0x02f4
xtensa xtreg accx_0 0x0300
xtensa xtreg accx_1 0x0301
xtensa xtreg qacc_h_0 0x0302
xtensa xtreg qacc_h_1 0x0303
xtensa xtreg qacc_h_2 0x0304
xtensa xtreg qacc_h_3 0x0305
xtensa xtreg qacc_h_4 0x0306
xtensa xtreg qacc_l_0 0x0307
xtensa xtreg qacc_l_1 0x0308
xtensa xtreg qacc_l_2 0x0309
xtensa xtreg qacc_l_3 0x030a
xtensa xtreg qacc_l_4 0x030b
xtensa xtreg sar_byte 0x030d
xtensa xtreg fft_bit_width 0x030e
xtensa xtreg ua_state_0 0x030f
xtensa xtreg ua_state_1 0x0310
xtensa xtreg ua_state_2 0x0311
xtensa xtreg ua_state_3 0x0312
xtensa xtreg q0 0x1008
xtensa xtreg q1 0x1009
xtensa xtreg q2 0x100a
xtensa xtreg q3 0x100b
xtensa xtreg q4 0x100c
xtensa xtreg q5 0x100d
xtensa xtreg q6 0x100e
xtensa xtreg q7 0x100f
xtensa xtreg mmid 0x0259
xtensa xtreg ibreakenable 0x0260
xtensa xtreg memctl 0x0261
@ -231,38 +226,38 @@ xtensa xtreg misc0 0x02f4
xtensa xtreg misc1 0x02f5
xtensa xtreg misc2 0x02f6
xtensa xtreg misc3 0x02f7
xtensa xtreg pwrctl 0x2025
xtensa xtreg pwrstat 0x2026
xtensa xtreg eristat 0x2027
xtensa xtreg cs_itctrl 0x2028
xtensa xtreg cs_claimset 0x2029
xtensa xtreg cs_claimclr 0x202a
xtensa xtreg cs_lockaccess 0x202b
xtensa xtreg cs_lockstatus 0x202c
xtensa xtreg cs_authstatus 0x202d
xtensa xtreg fault_info 0x203c
xtensa xtreg trax_id 0x203d
xtensa xtreg trax_control 0x203e
xtensa xtreg trax_status 0x203f
xtensa xtreg trax_data 0x2040
xtensa xtreg trax_address 0x2041
xtensa xtreg trax_pctrigger 0x2042
xtensa xtreg trax_pcmatch 0x2043
xtensa xtreg trax_delay 0x2044
xtensa xtreg trax_memstart 0x2045
xtensa xtreg trax_memend 0x2046
xtensa xtreg pmg 0x2054
xtensa xtreg pmpc 0x2055
xtensa xtreg pm0 0x2056
xtensa xtreg pm1 0x2057
xtensa xtreg pmctrl0 0x2058
xtensa xtreg pmctrl1 0x2059
xtensa xtreg pmstat0 0x205a
xtensa xtreg pmstat1 0x205b
xtensa xtreg ocdid 0x205c
xtensa xtreg ocd_dcrclr 0x205d
xtensa xtreg ocd_dcrset 0x205e
xtensa xtreg ocd_dsr 0x205f
xtensa xtreg pwrctl 0x2028
xtensa xtreg pwrstat 0x2029
xtensa xtreg eristat 0x202a
xtensa xtreg cs_itctrl 0x202b
xtensa xtreg cs_claimset 0x202c
xtensa xtreg cs_claimclr 0x202d
xtensa xtreg cs_lockaccess 0x202e
xtensa xtreg cs_lockstatus 0x202f
xtensa xtreg cs_authstatus 0x2030
xtensa xtreg fault_info 0x203f
xtensa xtreg trax_id 0x2040
xtensa xtreg trax_control 0x2041
xtensa xtreg trax_status 0x2042
xtensa xtreg trax_data 0x2043
xtensa xtreg trax_address 0x2044
xtensa xtreg trax_pctrigger 0x2045
xtensa xtreg trax_pcmatch 0x2046
xtensa xtreg trax_delay 0x2047
xtensa xtreg trax_memstart 0x2048
xtensa xtreg trax_memend 0x2049
xtensa xtreg pmg 0x2057
xtensa xtreg pmpc 0x2058
xtensa xtreg pm0 0x2059
xtensa xtreg pm1 0x205a
xtensa xtreg pmctrl0 0x205b
xtensa xtreg pmctrl1 0x205c
xtensa xtreg pmstat0 0x205d
xtensa xtreg pmstat1 0x205e
xtensa xtreg ocdid 0x205f
xtensa xtreg ocd_dcrclr 0x2060
xtensa xtreg ocd_dcrset 0x2061
xtensa xtreg ocd_dsr 0x2062
xtensa xtreg a0 0x0000
xtensa xtreg a1 0x0001
xtensa xtreg a2 0x0002
@ -279,19 +274,3 @@ xtensa xtreg a12 0x000c
xtensa xtreg a13 0x000d
xtensa xtreg a14 0x000e
xtensa xtreg a15 0x000f
xtensa xtreg b0 0x0010
xtensa xtreg b1 0x0011
xtensa xtreg b2 0x0012
xtensa xtreg b3 0x0013
xtensa xtreg b4 0x0014
xtensa xtreg b5 0x0015
xtensa xtreg b6 0x0016
xtensa xtreg b7 0x0017
xtensa xtreg b8 0x0018
xtensa xtreg b9 0x0019
xtensa xtreg b10 0x001a
xtensa xtreg b11 0x001b
xtensa xtreg b12 0x001c
xtensa xtreg b13 0x001d
xtensa xtreg b14 0x001e
xtensa xtreg b15 0x001f