yosys/tests/liberty/busdef.lib.filtered.ok

library(supergate) {
  cell(SRAM) {
    area : 1 ;
    pin(CE1) {
      direction : input ;
    }
  }
}