yosys/tests/ecp5/tribuf.v

9 lines
108 B
Verilog

module tristate (en, i, o);
input en;
input i;
output o;
assign o = en ? i : 1'bz;
endmodule