yosys/tests/memlib/memlib_lut.txt

ram distributed \RAM_LUT {
	abits 4;
	width 4;
	ifdef INIT_NONE {
		option "INIT" "NONE" {
			init none;
		}
	} else ifdef INIT_ZERO {
		option "INIT" "ZERO" {
			init zero;
		}
	} else ifdef INIT_NO_UNDEF {
		option "INIT" "NO_UNDEF" {
			init no_undef;
		}
	} else {
		option "INIT" "ANY" {
			init any;
		}
	}
	cost 4;
	port ar "R" {
	}
	port arsw "RW" {
		clock anyedge;
	}
}