mirror of https://github.com/efabless/caravel.git
4093 lines
67 KiB
JSON
4093 lines
67 KiB
JSON
[
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"SET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"SET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"DIODE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"DIODE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"SET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"SET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1_N",
|
|
"A2_N",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1_N",
|
|
"A2_N",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B_N",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B_N",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"A4",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"A4",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"SET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"SET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"A4",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"A4",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK_N",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK_N",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1_N",
|
|
"A2_N",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1_N",
|
|
"A2_N",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"HI"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"HI"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B_N",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B_N",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"name": [
|
|
"housekeeping",
|
|
"housekeeping"
|
|
],
|
|
"devices": [
|
|
[
|
|
["sky130_ef_sc_hd__decap_12", 1],
|
|
["sky130_fd_sc_hd__fill_2", 1],
|
|
["sky130_fd_sc_hd__decap_4", 1],
|
|
["sky130_fd_sc_hd__fill_1", 1],
|
|
["sky130_fd_sc_hd__dfstp_4", 15],
|
|
["sky130_fd_sc_hd__dfrtp_4", 196],
|
|
["sky130_fd_sc_hd__dfrtp_1", 256],
|
|
["sky130_fd_sc_hd__mux2_1", 757],
|
|
["sky130_fd_sc_hd__a211o_1", 50],
|
|
["sky130_fd_sc_hd__decap_6", 1],
|
|
["sky130_fd_sc_hd__and3b_4", 17],
|
|
["sky130_fd_sc_hd__nand2b_2", 6],
|
|
["sky130_fd_sc_hd__and2b_4", 13],
|
|
["sky130_fd_sc_hd__dlygate4sd3_1", 1544],
|
|
["sky130_fd_sc_hd__tapvpwrvgnd_1", 1],
|
|
["sky130_fd_sc_hd__decap_8", 1],
|
|
["sky130_fd_sc_hd__diode_2", 135],
|
|
["sky130_fd_sc_hd__o211a_1", 43],
|
|
["sky130_fd_sc_hd__a31o_1", 29],
|
|
["sky130_fd_sc_hd__o221a_1", 41],
|
|
["sky130_fd_sc_hd__dfrtp_2", 121],
|
|
["sky130_fd_sc_hd__inv_2", 84],
|
|
["sky130_fd_sc_hd__nor3_1", 24],
|
|
["sky130_fd_sc_hd__decap_3", 1],
|
|
["sky130_fd_sc_hd__and2_2", 66],
|
|
["sky130_fd_sc_hd__nand2_8", 46],
|
|
["sky130_fd_sc_hd__a21oi_1", 38],
|
|
["sky130_fd_sc_hd__a221o_1", 333],
|
|
["sky130_fd_sc_hd__o2111a_1", 24],
|
|
["sky130_fd_sc_hd__dfstp_2", 71],
|
|
["sky130_fd_sc_hd__a22o_2", 22],
|
|
["sky130_fd_sc_hd__clkbuf_8", 42],
|
|
["sky130_fd_sc_hd__buf_12", 231],
|
|
["sky130_fd_sc_hd__clkbuf_1", 125],
|
|
["sky130_fd_sc_hd__buf_4", 14],
|
|
["sky130_fd_sc_hd__and2_1", 90],
|
|
["sky130_fd_sc_hd__a22o_1", 375],
|
|
["sky130_fd_sc_hd__and2_4", 53],
|
|
["sky130_fd_sc_hd__nand4_1", 9],
|
|
["sky130_fd_sc_hd__and3_1", 83],
|
|
["sky130_fd_sc_hd__nor4_1", 50],
|
|
["sky130_fd_sc_hd__nand2_1", 99],
|
|
["sky130_fd_sc_hd__o22a_1", 57],
|
|
["sky130_fd_sc_hd__o21a_1", 32],
|
|
["sky130_fd_sc_hd__o2bb2a_1", 14],
|
|
["sky130_fd_sc_hd__nor2_4", 43],
|
|
["sky130_fd_sc_hd__nor2_8", 76],
|
|
["sky130_fd_sc_hd__and4_1", 58],
|
|
["sky130_fd_sc_hd__and3_4", 57],
|
|
["sky130_fd_sc_hd__nand2_2", 19],
|
|
["sky130_fd_sc_hd__clkbuf_16", 100],
|
|
["sky130_fd_sc_hd__nor2_1", 79],
|
|
["sky130_fd_sc_hd__nor2_2", 23],
|
|
["sky130_fd_sc_hd__and4b_1", 17],
|
|
["sky130_fd_sc_hd__clkbuf_4", 15],
|
|
["sky130_fd_sc_hd__nand2_4", 28],
|
|
["sky130_fd_sc_hd__a221o_2", 24],
|
|
["sky130_fd_sc_hd__and3b_2", 3],
|
|
["sky130_fd_sc_hd__and2b_1", 10],
|
|
["sky130_fd_sc_hd__and3_2", 6],
|
|
["sky130_fd_sc_hd__o31a_4", 1],
|
|
["sky130_fd_sc_hd__a32o_1", 11],
|
|
["sky130_fd_sc_hd__buf_8", 52],
|
|
["sky130_fd_sc_hd__and4bb_1", 5],
|
|
["sky130_fd_sc_hd__a21o_1", 48],
|
|
["sky130_fd_sc_hd__o21ai_1", 14],
|
|
["sky130_fd_sc_hd__a41o_1", 3],
|
|
["sky130_fd_sc_hd__a2111o_1", 16],
|
|
["sky130_fd_sc_hd__nand2b_1", 18],
|
|
["sky130_fd_sc_hd__a2111oi_1", 2],
|
|
["sky130_fd_sc_hd__clkbuf_2", 35],
|
|
["sky130_fd_sc_hd__dfstp_1", 70],
|
|
["sky130_fd_sc_hd__o41a_1", 5],
|
|
["sky130_fd_sc_hd__mux2_8", 9],
|
|
["sky130_fd_sc_hd__buf_6", 56],
|
|
["sky130_fd_sc_hd__o21ai_2", 1],
|
|
["sky130_fd_sc_hd__clkinv_2", 9],
|
|
["sky130_fd_sc_hd__a311o_1", 3],
|
|
["sky130_fd_sc_hd__o2111ai_1", 1],
|
|
["sky130_fd_sc_hd__o32a_1", 13],
|
|
["sky130_fd_sc_hd__nand3_1", 17],
|
|
["sky130_fd_sc_hd__nor4_4", 3],
|
|
["sky130_fd_sc_hd__dlymetal6s2s_1", 17],
|
|
["sky130_fd_sc_hd__and2b_2", 10],
|
|
["sky130_fd_sc_hd__mux2_2", 16],
|
|
["sky130_fd_sc_hd__nand3_4", 8],
|
|
["sky130_fd_sc_hd__and3b_1", 8],
|
|
["sky130_fd_sc_hd__nand2b_4", 5],
|
|
["sky130_fd_sc_hd__a21boi_1", 3],
|
|
["sky130_fd_sc_hd__nor3_2", 6],
|
|
["sky130_fd_sc_hd__dfxtp_1", 32],
|
|
["sky130_fd_sc_hd__buf_2", 16],
|
|
["sky130_fd_sc_hd__o31a_2", 1],
|
|
["sky130_fd_sc_hd__o21a_4", 1],
|
|
["sky130_fd_sc_hd__dfrtn_1", 9],
|
|
["sky130_fd_sc_hd__mux2_4", 6],
|
|
["sky130_fd_sc_hd__a31oi_1", 2],
|
|
["sky130_fd_sc_hd__o211a_2", 2],
|
|
["sky130_fd_sc_hd__nand4b_1", 3],
|
|
["sky130_fd_sc_hd__nand3b_4", 2],
|
|
["sky130_fd_sc_hd__o21ba_1", 7],
|
|
["sky130_fd_sc_hd__a31o_2", 1],
|
|
["sky130_fd_sc_hd__a2bb2o_1", 4],
|
|
["sky130_fd_sc_hd__nor4_2", 2],
|
|
["sky130_fd_sc_hd__and4b_2", 4],
|
|
["sky130_fd_sc_hd__nand4_2", 3],
|
|
["sky130_fd_sc_hd__a211o_2", 2],
|
|
["sky130_fd_sc_hd__xnor2_1", 4],
|
|
["sky130_fd_sc_hd__o311a_1", 8],
|
|
["sky130_fd_sc_hd__a2111o_2", 5],
|
|
["sky130_fd_sc_hd__a21o_2", 1],
|
|
["sky130_fd_sc_hd__conb_1", 1],
|
|
["sky130_fd_sc_hd__nand4b_4", 2],
|
|
["sky130_fd_sc_hd__nand3_2", 10],
|
|
["sky130_fd_sc_hd__a311oi_2", 1],
|
|
["sky130_fd_sc_hd__xor2_1", 1],
|
|
["sky130_fd_sc_hd__o221a_4", 3],
|
|
["sky130_fd_sc_hd__a211o_4", 1],
|
|
["sky130_fd_sc_hd__o31a_1", 4],
|
|
["sky130_fd_sc_hd__xnor2_2", 2],
|
|
["sky130_fd_sc_hd__o31ai_1", 1],
|
|
["sky130_fd_sc_hd__a21bo_1", 6],
|
|
["sky130_fd_sc_hd__a221o_4", 1],
|
|
["sky130_fd_sc_hd__and4b_4", 1],
|
|
["sky130_fd_sc_hd__nor3b_1", 2],
|
|
["sky130_fd_sc_hd__a21oi_2", 2],
|
|
["sky130_fd_sc_hd__nor3_4", 2],
|
|
["sky130_fd_sc_hd__a21oi_4", 1],
|
|
["sky130_fd_sc_hd__a21o_4", 1],
|
|
["sky130_fd_sc_hd__a31oi_4", 1],
|
|
["sky130_fd_sc_hd__and4_2", 1],
|
|
["sky130_fd_sc_hd__o21a_2", 1],
|
|
["sky130_fd_sc_hd__a2111o_4", 1],
|
|
["sky130_fd_sc_hd__inv_6", 1],
|
|
["sky130_fd_sc_hd__a221oi_1", 1],
|
|
["sky130_fd_sc_hd__and4bb_2", 1 ]
|
|
], [
|
|
["sky130_ef_sc_hd__decap_12", 1 ],
|
|
["sky130_fd_sc_hd__fill_2", 1 ],
|
|
["sky130_fd_sc_hd__decap_4", 1 ],
|
|
["sky130_fd_sc_hd__fill_1", 1 ],
|
|
["sky130_fd_sc_hd__dfstp_4", 15 ],
|
|
["sky130_fd_sc_hd__dfrtp_4", 196 ],
|
|
["sky130_fd_sc_hd__dfrtp_1", 256 ],
|
|
["sky130_fd_sc_hd__mux2_1", 757 ],
|
|
["sky130_fd_sc_hd__a211o_1", 50 ],
|
|
["sky130_fd_sc_hd__decap_6", 1 ],
|
|
["sky130_fd_sc_hd__and3b_4", 17 ],
|
|
["sky130_fd_sc_hd__nand2b_2", 6 ],
|
|
["sky130_fd_sc_hd__and2b_4", 13 ],
|
|
["sky130_fd_sc_hd__dlygate4sd3_1", 1544 ],
|
|
["sky130_fd_sc_hd__tapvpwrvgnd_1", 1 ],
|
|
["sky130_fd_sc_hd__decap_8", 1 ],
|
|
["sky130_fd_sc_hd__diode_2", 135 ],
|
|
["sky130_fd_sc_hd__o211a_1", 43 ],
|
|
["sky130_fd_sc_hd__a31o_1", 29 ],
|
|
["sky130_fd_sc_hd__o221a_1", 41 ],
|
|
["sky130_fd_sc_hd__dfrtp_2", 121 ],
|
|
["sky130_fd_sc_hd__inv_2", 84 ],
|
|
["sky130_fd_sc_hd__nor3_1", 24 ],
|
|
["sky130_fd_sc_hd__decap_3", 1 ],
|
|
["sky130_fd_sc_hd__and2_2", 66 ],
|
|
["sky130_fd_sc_hd__nand2_8", 46 ],
|
|
["sky130_fd_sc_hd__a21oi_1", 38 ],
|
|
["sky130_fd_sc_hd__a221o_1", 333 ],
|
|
["sky130_fd_sc_hd__o2111a_1", 24 ],
|
|
["sky130_fd_sc_hd__dfstp_2", 71 ],
|
|
["sky130_fd_sc_hd__a22o_2", 22 ],
|
|
["sky130_fd_sc_hd__clkbuf_8", 42 ],
|
|
["sky130_fd_sc_hd__buf_12", 231 ],
|
|
["sky130_fd_sc_hd__clkbuf_1", 125 ],
|
|
["sky130_fd_sc_hd__buf_4", 14 ],
|
|
["sky130_fd_sc_hd__and2_1", 90 ],
|
|
["sky130_fd_sc_hd__a22o_1", 375 ],
|
|
["sky130_fd_sc_hd__and2_4", 53 ],
|
|
["sky130_fd_sc_hd__nand4_1", 9 ],
|
|
["sky130_fd_sc_hd__and3_1", 83 ],
|
|
["sky130_fd_sc_hd__nor4_1", 50 ],
|
|
["sky130_fd_sc_hd__nand2_1", 99 ],
|
|
["sky130_fd_sc_hd__o22a_1", 57 ],
|
|
["sky130_fd_sc_hd__o21a_1", 32 ],
|
|
["sky130_fd_sc_hd__o2bb2a_1", 14 ],
|
|
["sky130_fd_sc_hd__nor2_4", 43 ],
|
|
["sky130_fd_sc_hd__nor2_8", 76 ],
|
|
["sky130_fd_sc_hd__and4_1", 58 ],
|
|
["sky130_fd_sc_hd__and3_4", 57 ],
|
|
["sky130_fd_sc_hd__nand2_2", 19 ],
|
|
["sky130_fd_sc_hd__clkbuf_16", 100 ],
|
|
["sky130_fd_sc_hd__nor2_1", 79 ],
|
|
["sky130_fd_sc_hd__nor2_2", 23 ],
|
|
["sky130_fd_sc_hd__and4b_1", 17 ],
|
|
["sky130_fd_sc_hd__clkbuf_4", 15 ],
|
|
["sky130_fd_sc_hd__nand2_4", 28 ],
|
|
["sky130_fd_sc_hd__a221o_2", 24 ],
|
|
["sky130_fd_sc_hd__and3b_2", 3 ],
|
|
["sky130_fd_sc_hd__and2b_1", 10 ],
|
|
["sky130_fd_sc_hd__and3_2", 6 ],
|
|
["sky130_fd_sc_hd__o31a_4", 1 ],
|
|
["sky130_fd_sc_hd__a32o_1", 11 ],
|
|
["sky130_fd_sc_hd__buf_8", 52 ],
|
|
["sky130_fd_sc_hd__and4bb_1", 5 ],
|
|
["sky130_fd_sc_hd__a21o_1", 48 ],
|
|
["sky130_fd_sc_hd__o21ai_1", 14 ],
|
|
["sky130_fd_sc_hd__a41o_1", 3 ],
|
|
["sky130_fd_sc_hd__a2111o_1", 16 ],
|
|
["sky130_fd_sc_hd__nand2b_1", 18 ],
|
|
["sky130_fd_sc_hd__a2111oi_1", 2 ],
|
|
["sky130_fd_sc_hd__clkbuf_2", 35 ],
|
|
["sky130_fd_sc_hd__dfstp_1", 70 ],
|
|
["sky130_fd_sc_hd__o41a_1", 5 ],
|
|
["sky130_fd_sc_hd__mux2_8", 9 ],
|
|
["sky130_fd_sc_hd__buf_6", 56 ],
|
|
["sky130_fd_sc_hd__o21ai_2", 1 ],
|
|
["sky130_fd_sc_hd__clkinv_2", 9 ],
|
|
["sky130_fd_sc_hd__a311o_1", 3 ],
|
|
["sky130_fd_sc_hd__o2111ai_1", 1 ],
|
|
["sky130_fd_sc_hd__o32a_1", 13 ],
|
|
["sky130_fd_sc_hd__nand3_1", 17 ],
|
|
["sky130_fd_sc_hd__nor4_4", 3 ],
|
|
["sky130_fd_sc_hd__dlymetal6s2s_1", 17 ],
|
|
["sky130_fd_sc_hd__and2b_2", 10 ],
|
|
["sky130_fd_sc_hd__mux2_2", 16 ],
|
|
["sky130_fd_sc_hd__nand3_4", 8 ],
|
|
["sky130_fd_sc_hd__and3b_1", 8 ],
|
|
["sky130_fd_sc_hd__nand2b_4", 5 ],
|
|
["sky130_fd_sc_hd__a21boi_1", 3 ],
|
|
["sky130_fd_sc_hd__nor3_2", 6 ],
|
|
["sky130_fd_sc_hd__dfxtp_1", 32 ],
|
|
["sky130_fd_sc_hd__buf_2", 16 ],
|
|
["sky130_fd_sc_hd__o31a_2", 1 ],
|
|
["sky130_fd_sc_hd__o21a_4", 1 ],
|
|
["sky130_fd_sc_hd__dfrtn_1", 9 ],
|
|
["sky130_fd_sc_hd__mux2_4", 6 ],
|
|
["sky130_fd_sc_hd__a31oi_1", 2 ],
|
|
["sky130_fd_sc_hd__o211a_2", 2 ],
|
|
["sky130_fd_sc_hd__nand4b_1", 3 ],
|
|
["sky130_fd_sc_hd__nand3b_4", 2 ],
|
|
["sky130_fd_sc_hd__o21ba_1", 7 ],
|
|
["sky130_fd_sc_hd__a31o_2", 1 ],
|
|
["sky130_fd_sc_hd__a2bb2o_1", 4 ],
|
|
["sky130_fd_sc_hd__nor4_2", 2 ],
|
|
["sky130_fd_sc_hd__and4b_2", 4 ],
|
|
["sky130_fd_sc_hd__nand4_2", 3 ],
|
|
["sky130_fd_sc_hd__a211o_2", 2 ],
|
|
["sky130_fd_sc_hd__xnor2_1", 4 ],
|
|
["sky130_fd_sc_hd__o311a_1", 8 ],
|
|
["sky130_fd_sc_hd__a2111o_2", 5 ],
|
|
["sky130_fd_sc_hd__a21o_2", 1 ],
|
|
["sky130_fd_sc_hd__conb_1", 1 ],
|
|
["sky130_fd_sc_hd__nand4b_4", 2 ],
|
|
["sky130_fd_sc_hd__nand3_2", 10 ],
|
|
["sky130_fd_sc_hd__a311oi_2", 1 ],
|
|
["sky130_fd_sc_hd__xor2_1", 1 ],
|
|
["sky130_fd_sc_hd__o221a_4", 3 ],
|
|
["sky130_fd_sc_hd__a211o_4", 1 ],
|
|
["sky130_fd_sc_hd__o31a_1", 4 ],
|
|
["sky130_fd_sc_hd__xnor2_2", 2 ],
|
|
["sky130_fd_sc_hd__o31ai_1", 1 ],
|
|
["sky130_fd_sc_hd__a21bo_1", 6 ],
|
|
["sky130_fd_sc_hd__a221o_4", 1 ],
|
|
["sky130_fd_sc_hd__and4b_4", 1 ],
|
|
["sky130_fd_sc_hd__nor3b_1", 2 ],
|
|
["sky130_fd_sc_hd__a21oi_2", 2 ],
|
|
["sky130_fd_sc_hd__nor3_4", 2 ],
|
|
["sky130_fd_sc_hd__a21oi_4", 1 ],
|
|
["sky130_fd_sc_hd__a21o_4", 1 ],
|
|
["sky130_fd_sc_hd__a31oi_4", 1 ],
|
|
["sky130_fd_sc_hd__and4_2", 1 ],
|
|
["sky130_fd_sc_hd__o21a_2", 1 ],
|
|
["sky130_fd_sc_hd__a2111o_4", 1 ],
|
|
["sky130_fd_sc_hd__inv_6", 1 ],
|
|
["sky130_fd_sc_hd__a221oi_1", 1 ],
|
|
["sky130_fd_sc_hd__and4bb_2", 1 ]
|
|
]
|
|
],
|
|
"nets": [
|
|
6433,
|
|
6433
|
|
],
|
|
"badnets": [
|
|
],
|
|
"badelements": [
|
|
],
|
|
"pins": [
|
|
[
|
|
"mgmt_gpio_out[9]",
|
|
"mgmt_gpio_out[14]",
|
|
"pad_flash_clk",
|
|
"mgmt_gpio_out[15]",
|
|
"wb_adr_i[0]",
|
|
"spimemio_flash_io1_oeb",
|
|
"spi_enabled",
|
|
"qspi_enabled",
|
|
"pad_flash_io1_di",
|
|
"mgmt_gpio_in[3]",
|
|
"mgmt_gpio_in[37]",
|
|
"trap",
|
|
"mgmt_gpio_in[34]",
|
|
"mgmt_gpio_in[2]",
|
|
"mgmt_gpio_in[18]",
|
|
"mgmt_gpio_in[35]",
|
|
"spimemio_flash_io3_oeb",
|
|
"mgmt_gpio_in[12]",
|
|
"mgmt_gpio_in[19]",
|
|
"mgmt_gpio_in[11]",
|
|
"mgmt_gpio_in[5]",
|
|
"mgmt_gpio_in[36]",
|
|
"mgmt_gpio_in[7]",
|
|
"mgmt_gpio_in[0]",
|
|
"mask_rev_in[9]",
|
|
"mask_rev_in[28]",
|
|
"mask_rev_in[18]",
|
|
"mask_rev_in[14]",
|
|
"mgmt_gpio_in[27]",
|
|
"mask_rev_in[12]",
|
|
"spimemio_flash_io0_do",
|
|
"mask_rev_in[4]",
|
|
"spimemio_flash_csb",
|
|
"mgmt_gpio_in[33]",
|
|
"spimemio_flash_clk",
|
|
"mgmt_gpio_in[22]",
|
|
"mgmt_gpio_in[31]",
|
|
"mgmt_gpio_in[21]",
|
|
"mgmt_gpio_in[20]",
|
|
"mgmt_gpio_in[10]",
|
|
"mgmt_gpio_in[1]",
|
|
"mgmt_gpio_in[28]",
|
|
"mgmt_gpio_in[17]",
|
|
"mask_rev_in[7]",
|
|
"mask_rev_in[26]",
|
|
"usr2_vdd_pwrgood",
|
|
"mask_rev_in[25]",
|
|
"mask_rev_in[17]",
|
|
"mgmt_gpio_in[25]",
|
|
"mask_rev_in[24]",
|
|
"mask_rev_in[10]",
|
|
"mgmt_gpio_in[23]",
|
|
"mgmt_gpio_in[8]",
|
|
"spimemio_flash_io2_do",
|
|
"spimemio_flash_io3_do",
|
|
"mask_rev_in[20]",
|
|
"spi_csb",
|
|
"mask_rev_in[27]",
|
|
"mask_rev_in[16]",
|
|
"mask_rev_in[6]",
|
|
"usr2_vcc_pwrgood",
|
|
"mask_rev_in[11]",
|
|
"usr1_vdd_pwrgood",
|
|
"mask_rev_in[0]",
|
|
"mgmt_gpio_in[9]",
|
|
"spi_sdoenb",
|
|
"spi_sdo",
|
|
"spi_sck",
|
|
"spimemio_flash_io2_oeb",
|
|
"wb_adr_i[1]",
|
|
"wb_adr_i[20]",
|
|
"wb_adr_i[23]",
|
|
"wb_adr_i[22]",
|
|
"debug_mode",
|
|
"wb_adr_i[2]",
|
|
"wb_adr_i[3]",
|
|
"wb_adr_i[4]",
|
|
"wb_adr_i[5]",
|
|
"wb_adr_i[6]",
|
|
"wb_adr_i[7]",
|
|
"mgmt_gpio_in[30]",
|
|
"spimemio_flash_io1_do",
|
|
"spimemio_flash_io0_oeb",
|
|
"mgmt_gpio_in[24]",
|
|
"usr1_vcc_pwrgood",
|
|
"wb_rstn_i",
|
|
"wb_dat_i[9]",
|
|
"wb_dat_i[17]",
|
|
"mask_rev_in[23]",
|
|
"mask_rev_in[3]",
|
|
"mask_rev_in[22]",
|
|
"mask_rev_in[31]",
|
|
"mask_rev_in[21]",
|
|
"mask_rev_in[30]",
|
|
"mask_rev_in[1]",
|
|
"mgmt_gpio_in[6]",
|
|
"mask_rev_in[29]",
|
|
"mask_rev_in[19]",
|
|
"mgmt_gpio_in[29]",
|
|
"mask_rev_in[8]",
|
|
"ser_tx",
|
|
"mask_rev_in[13]",
|
|
"mgmt_gpio_in[26]",
|
|
"mgmt_gpio_in[16]",
|
|
"mask_rev_in[2]",
|
|
"mask_rev_in[15]",
|
|
"porb",
|
|
"mgmt_gpio_in[15]",
|
|
"mask_rev_in[5]",
|
|
"mgmt_gpio_in[14]",
|
|
"pad_flash_io0_di",
|
|
"mgmt_gpio_in[13]",
|
|
"mgmt_gpio_in[32]",
|
|
"debug_out",
|
|
"debug_oeb",
|
|
"wb_adr_i[28]",
|
|
"wb_adr_i[27]",
|
|
"wb_dat_i[16]",
|
|
"wb_dat_i[18]",
|
|
"wb_adr_i[26]",
|
|
"wb_dat_i[25]",
|
|
"wb_adr_i[25]",
|
|
"wb_dat_i[26]",
|
|
"wb_dat_i[24]",
|
|
"wb_adr_i[24]",
|
|
"wb_dat_i[7]",
|
|
"wb_dat_i[6]",
|
|
"wb_dat_i[5]",
|
|
"wb_dat_i[4]",
|
|
"wb_dat_i[3]",
|
|
"wb_dat_i[11]",
|
|
"wb_dat_i[12]",
|
|
"wb_dat_i[13]",
|
|
"wb_dat_i[14]",
|
|
"wb_dat_i[15]",
|
|
"wb_adr_i[31]",
|
|
"wb_dat_i[8]",
|
|
"wb_dat_i[10]",
|
|
"wb_adr_i[30]",
|
|
"wb_sel_i[0]",
|
|
"wb_dat_i[1]",
|
|
"wb_dat_i[0]",
|
|
"wb_dat_i[2]",
|
|
"wb_dat_i[27]",
|
|
"wb_dat_i[28]",
|
|
"wb_dat_i[29]",
|
|
"wb_dat_i[30]",
|
|
"wb_dat_i[31]",
|
|
"wb_dat_i[23]",
|
|
"wb_dat_i[22]",
|
|
"wb_dat_i[21]",
|
|
"wb_dat_i[20]",
|
|
"wb_dat_i[19]",
|
|
"wb_cyc_i",
|
|
"wb_adr_i[29]",
|
|
"wb_adr_i[9]",
|
|
"uart_enabled",
|
|
"wb_adr_i[19]",
|
|
"wb_adr_i[18]",
|
|
"wb_adr_i[8]",
|
|
"wb_adr_i[13]",
|
|
"wb_adr_i[17]",
|
|
"wb_sel_i[3]",
|
|
"wb_adr_i[12]",
|
|
"wb_adr_i[16]",
|
|
"wb_sel_i[2]",
|
|
"wb_adr_i[11]",
|
|
"wb_adr_i[15]",
|
|
"wb_sel_i[1]",
|
|
"wb_adr_i[10]",
|
|
"wb_adr_i[14]",
|
|
"wb_stb_i",
|
|
"wb_we_i",
|
|
"wb_adr_i[21]",
|
|
"pll_trim[10]",
|
|
"pll_trim[21]",
|
|
"pll_trim[6]",
|
|
"pll90_sel[2]",
|
|
"pll_trim[15]",
|
|
"pll_trim[14]",
|
|
"pll_trim[13]",
|
|
"pll_div[2]",
|
|
"pll_trim[9]",
|
|
"pll_trim[22]",
|
|
"pll_trim[12]",
|
|
"pll_div[1]",
|
|
"pll_trim[8]",
|
|
"pll_trim[11]",
|
|
"pll_div[0]",
|
|
"pll_trim[7]",
|
|
"pll_trim[20]",
|
|
"pll_dco_ena",
|
|
"pll_trim[1]",
|
|
"pll_trim[0]",
|
|
"pll_bypass",
|
|
"pll_trim[5]",
|
|
"pll_trim[19]",
|
|
"pll_sel[2]",
|
|
"pll_trim[4]",
|
|
"pll_trim[18]",
|
|
"pll_trim[3]",
|
|
"pwr_ctrl_out[3]",
|
|
"pll_sel[1]",
|
|
"pll90_sel[1]",
|
|
"pll_trim[17]",
|
|
"pll_sel[0]",
|
|
"pll90_sel[0]",
|
|
"pll_trim[2]",
|
|
"pll_trim[16]",
|
|
"pll_ena",
|
|
"pll_trim[25]",
|
|
"pll_div[4]",
|
|
"pwr_ctrl_out[1]",
|
|
"pwr_ctrl_out[2]",
|
|
"pll_trim[24]",
|
|
"pll_div[3]",
|
|
"pwr_ctrl_out[0]",
|
|
"pll_trim[23]",
|
|
"serial_clock",
|
|
"pad_flash_io0_ieb",
|
|
"serial_data_2",
|
|
"serial_data_1",
|
|
"reset",
|
|
"mgmt_gpio_oeb[16]",
|
|
"mgmt_gpio_out[32]",
|
|
"mgmt_gpio_out[35]",
|
|
"pad_flash_io1_ieb",
|
|
"mgmt_gpio_in[4]",
|
|
"pad_flash_io0_do",
|
|
"mgmt_gpio_out[37]",
|
|
"mgmt_gpio_out[36]",
|
|
"pad_flash_csb_oeb",
|
|
"spimemio_flash_io0_di",
|
|
"spi_sdi",
|
|
"serial_resetn",
|
|
"serial_load",
|
|
"wb_ack_o",
|
|
"ser_rx",
|
|
"mgmt_gpio_oeb[1]",
|
|
"mgmt_gpio_oeb[0]",
|
|
"irq[2]",
|
|
"spimemio_flash_io2_di",
|
|
"irq[1]",
|
|
"spimemio_flash_io1_di",
|
|
"irq[0]",
|
|
"debug_in",
|
|
"wb_dat_o[22]",
|
|
"wb_dat_o[19]",
|
|
"wb_dat_o[23]",
|
|
"wb_dat_o[21]",
|
|
"wb_dat_o[30]",
|
|
"wb_dat_o[18]",
|
|
"wb_dat_o[10]",
|
|
"wb_dat_o[8]",
|
|
"wb_dat_o[11]",
|
|
"wb_dat_o[6]",
|
|
"wb_dat_o[7]",
|
|
"wb_dat_o[5]",
|
|
"wb_dat_o[9]",
|
|
"wb_dat_o[13]",
|
|
"wb_dat_o[15]",
|
|
"wb_dat_o[14]",
|
|
"wb_dat_o[17]",
|
|
"wb_dat_o[12]",
|
|
"wb_dat_o[4]",
|
|
"wb_dat_o[16]",
|
|
"wb_dat_o[26]",
|
|
"wb_dat_o[2]",
|
|
"wb_dat_o[0]",
|
|
"wb_dat_o[24]",
|
|
"wb_dat_o[20]",
|
|
"wb_dat_o[28]",
|
|
"wb_dat_o[27]",
|
|
"wb_dat_o[31]",
|
|
"wb_dat_o[29]",
|
|
"wb_dat_o[25]",
|
|
"wb_dat_o[1]",
|
|
"wb_dat_o[3]",
|
|
"mgmt_gpio_oeb[19]",
|
|
"mgmt_gpio_oeb[4]",
|
|
"mgmt_gpio_out[13]",
|
|
"pad_flash_csb",
|
|
"mgmt_gpio_oeb[37]",
|
|
"pad_flash_clk_oeb",
|
|
"mgmt_gpio_out[33]",
|
|
"mgmt_gpio_oeb[36]",
|
|
"mgmt_gpio_out[8]",
|
|
"mgmt_gpio_out[10]",
|
|
"mgmt_gpio_oeb[35]",
|
|
"mgmt_gpio_out[0]",
|
|
"mgmt_gpio_out[6]",
|
|
"mgmt_gpio_out[1]",
|
|
"mgmt_gpio_oeb[10]",
|
|
"mgmt_gpio_oeb[17]",
|
|
"mgmt_gpio_oeb[20]",
|
|
"mgmt_gpio_oeb[29]",
|
|
"mgmt_gpio_oeb[3]",
|
|
"mgmt_gpio_oeb[6]",
|
|
"mgmt_gpio_oeb[8]",
|
|
"mgmt_gpio_oeb[32]",
|
|
"mgmt_gpio_oeb[33]",
|
|
"mgmt_gpio_oeb[34]",
|
|
"pad_flash_io1_do",
|
|
"mgmt_gpio_oeb[11]",
|
|
"mgmt_gpio_oeb[12]",
|
|
"mgmt_gpio_oeb[13]",
|
|
"mgmt_gpio_oeb[14]",
|
|
"mgmt_gpio_oeb[15]",
|
|
"mgmt_gpio_oeb[18]",
|
|
"mgmt_gpio_oeb[21]",
|
|
"mgmt_gpio_oeb[22]",
|
|
"mgmt_gpio_oeb[23]",
|
|
"mgmt_gpio_oeb[24]",
|
|
"mgmt_gpio_oeb[25]",
|
|
"mgmt_gpio_oeb[26]",
|
|
"mgmt_gpio_oeb[27]",
|
|
"mgmt_gpio_oeb[28]",
|
|
"mgmt_gpio_oeb[2]",
|
|
"mgmt_gpio_oeb[30]",
|
|
"mgmt_gpio_oeb[31]",
|
|
"mgmt_gpio_oeb[5]",
|
|
"mgmt_gpio_oeb[7]",
|
|
"mgmt_gpio_oeb[9]",
|
|
"pad_flash_io0_oeb",
|
|
"pad_flash_io1_oeb",
|
|
"mgmt_gpio_out[11]",
|
|
"mgmt_gpio_out[12]",
|
|
"mgmt_gpio_out[4]",
|
|
"mgmt_gpio_out[3]",
|
|
"mgmt_gpio_out[7]",
|
|
"mgmt_gpio_out[16]",
|
|
"mgmt_gpio_out[17]",
|
|
"mgmt_gpio_out[19]",
|
|
"mgmt_gpio_out[18]",
|
|
"mgmt_gpio_out[24]",
|
|
"mgmt_gpio_out[20]",
|
|
"mgmt_gpio_out[25]",
|
|
"mgmt_gpio_out[26]",
|
|
"mgmt_gpio_out[23]",
|
|
"mgmt_gpio_out[22]",
|
|
"mgmt_gpio_out[21]",
|
|
"mgmt_gpio_out[28]",
|
|
"mgmt_gpio_out[2]",
|
|
"mgmt_gpio_out[27]",
|
|
"mgmt_gpio_out[31]",
|
|
"mgmt_gpio_out[30]",
|
|
"mgmt_gpio_out[29]",
|
|
"mgmt_gpio_out[34]",
|
|
"mgmt_gpio_out[5]",
|
|
"spimemio_flash_io3_di",
|
|
"wb_clk_i",
|
|
"user_clock",
|
|
"VGND",
|
|
"VPWR"
|
|
], [
|
|
"mgmt_gpio_out[9]",
|
|
"mgmt_gpio_out[14]",
|
|
"pad_flash_clk",
|
|
"mgmt_gpio_out[15]",
|
|
"wb_adr_i[0]",
|
|
"spimemio_flash_io1_oeb",
|
|
"spi_enabled",
|
|
"qspi_enabled",
|
|
"pad_flash_io1_di",
|
|
"mgmt_gpio_in[3]",
|
|
"mgmt_gpio_in[37]",
|
|
"trap",
|
|
"mgmt_gpio_in[34]",
|
|
"mgmt_gpio_in[2]",
|
|
"mgmt_gpio_in[18]",
|
|
"mgmt_gpio_in[35]",
|
|
"spimemio_flash_io3_oeb",
|
|
"mgmt_gpio_in[12]",
|
|
"mgmt_gpio_in[19]",
|
|
"mgmt_gpio_in[11]",
|
|
"mgmt_gpio_in[5]",
|
|
"mgmt_gpio_in[36]",
|
|
"mgmt_gpio_in[7]",
|
|
"mgmt_gpio_in[0]",
|
|
"mask_rev_in[9]",
|
|
"mask_rev_in[28]",
|
|
"mask_rev_in[18]",
|
|
"mask_rev_in[14]",
|
|
"mgmt_gpio_in[27]",
|
|
"mask_rev_in[12]",
|
|
"spimemio_flash_io0_do",
|
|
"mask_rev_in[4]",
|
|
"spimemio_flash_csb",
|
|
"mgmt_gpio_in[33]",
|
|
"spimemio_flash_clk",
|
|
"mgmt_gpio_in[22]",
|
|
"mgmt_gpio_in[31]",
|
|
"mgmt_gpio_in[21]",
|
|
"mgmt_gpio_in[20]",
|
|
"mgmt_gpio_in[10]",
|
|
"mgmt_gpio_in[1]",
|
|
"mgmt_gpio_in[28]",
|
|
"mgmt_gpio_in[17]",
|
|
"mask_rev_in[7]",
|
|
"mask_rev_in[26]",
|
|
"usr2_vdd_pwrgood",
|
|
"mask_rev_in[25]",
|
|
"mask_rev_in[17]",
|
|
"mgmt_gpio_in[25]",
|
|
"mask_rev_in[24]",
|
|
"mask_rev_in[10]",
|
|
"mgmt_gpio_in[23]",
|
|
"mgmt_gpio_in[8]",
|
|
"spimemio_flash_io2_do",
|
|
"spimemio_flash_io3_do",
|
|
"mask_rev_in[20]",
|
|
"spi_csb",
|
|
"mask_rev_in[27]",
|
|
"mask_rev_in[16]",
|
|
"mask_rev_in[6]",
|
|
"usr2_vcc_pwrgood",
|
|
"mask_rev_in[11]",
|
|
"usr1_vdd_pwrgood",
|
|
"mask_rev_in[0]",
|
|
"mgmt_gpio_in[9]",
|
|
"spi_sdoenb",
|
|
"spi_sdo",
|
|
"spi_sck",
|
|
"spimemio_flash_io2_oeb",
|
|
"wb_adr_i[1]",
|
|
"wb_adr_i[20]",
|
|
"wb_adr_i[23]",
|
|
"wb_adr_i[22]",
|
|
"debug_mode",
|
|
"wb_adr_i[2]",
|
|
"wb_adr_i[3]",
|
|
"wb_adr_i[4]",
|
|
"wb_adr_i[5]",
|
|
"wb_adr_i[6]",
|
|
"wb_adr_i[7]",
|
|
"mgmt_gpio_in[30]",
|
|
"spimemio_flash_io1_do",
|
|
"spimemio_flash_io0_oeb",
|
|
"mgmt_gpio_in[24]",
|
|
"usr1_vcc_pwrgood",
|
|
"wb_rstn_i",
|
|
"wb_dat_i[9]",
|
|
"wb_dat_i[17]",
|
|
"mask_rev_in[23]",
|
|
"mask_rev_in[3]",
|
|
"mask_rev_in[22]",
|
|
"mask_rev_in[31]",
|
|
"mask_rev_in[21]",
|
|
"mask_rev_in[30]",
|
|
"mask_rev_in[1]",
|
|
"mgmt_gpio_in[6]",
|
|
"mask_rev_in[29]",
|
|
"mask_rev_in[19]",
|
|
"mgmt_gpio_in[29]",
|
|
"mask_rev_in[8]",
|
|
"ser_tx",
|
|
"mask_rev_in[13]",
|
|
"mgmt_gpio_in[26]",
|
|
"mgmt_gpio_in[16]",
|
|
"mask_rev_in[2]",
|
|
"mask_rev_in[15]",
|
|
"porb",
|
|
"mgmt_gpio_in[15]",
|
|
"mask_rev_in[5]",
|
|
"mgmt_gpio_in[14]",
|
|
"pad_flash_io0_di",
|
|
"mgmt_gpio_in[13]",
|
|
"mgmt_gpio_in[32]",
|
|
"debug_out",
|
|
"debug_oeb",
|
|
"wb_adr_i[28]",
|
|
"wb_adr_i[27]",
|
|
"wb_dat_i[16]",
|
|
"wb_dat_i[18]",
|
|
"wb_adr_i[26]",
|
|
"wb_dat_i[25]",
|
|
"wb_adr_i[25]",
|
|
"wb_dat_i[26]",
|
|
"wb_dat_i[24]",
|
|
"wb_adr_i[24]",
|
|
"wb_dat_i[7]",
|
|
"wb_dat_i[6]",
|
|
"wb_dat_i[5]",
|
|
"wb_dat_i[4]",
|
|
"wb_dat_i[3]",
|
|
"wb_dat_i[11]",
|
|
"wb_dat_i[12]",
|
|
"wb_dat_i[13]",
|
|
"wb_dat_i[14]",
|
|
"wb_dat_i[15]",
|
|
"wb_adr_i[31]",
|
|
"wb_dat_i[8]",
|
|
"wb_dat_i[10]",
|
|
"wb_adr_i[30]",
|
|
"wb_sel_i[0]",
|
|
"wb_dat_i[1]",
|
|
"wb_dat_i[0]",
|
|
"wb_dat_i[2]",
|
|
"wb_dat_i[27]",
|
|
"wb_dat_i[28]",
|
|
"wb_dat_i[29]",
|
|
"wb_dat_i[30]",
|
|
"wb_dat_i[31]",
|
|
"wb_dat_i[23]",
|
|
"wb_dat_i[22]",
|
|
"wb_dat_i[21]",
|
|
"wb_dat_i[20]",
|
|
"wb_dat_i[19]",
|
|
"wb_cyc_i",
|
|
"wb_adr_i[29]",
|
|
"wb_adr_i[9]",
|
|
"uart_enabled",
|
|
"wb_adr_i[19]",
|
|
"wb_adr_i[18]",
|
|
"wb_adr_i[8]",
|
|
"wb_adr_i[13]",
|
|
"wb_adr_i[17]",
|
|
"wb_sel_i[3]",
|
|
"wb_adr_i[12]",
|
|
"wb_adr_i[16]",
|
|
"wb_sel_i[2]",
|
|
"wb_adr_i[11]",
|
|
"wb_adr_i[15]",
|
|
"wb_sel_i[1]",
|
|
"wb_adr_i[10]",
|
|
"wb_adr_i[14]",
|
|
"wb_stb_i",
|
|
"wb_we_i",
|
|
"wb_adr_i[21]",
|
|
"pll_trim[10]",
|
|
"pll_trim[21]",
|
|
"pll_trim[6]",
|
|
"pll90_sel[2]",
|
|
"pll_trim[15]",
|
|
"pll_trim[14]",
|
|
"pll_trim[13]",
|
|
"pll_div[2]",
|
|
"pll_trim[9]",
|
|
"pll_trim[22]",
|
|
"pll_trim[12]",
|
|
"pll_div[1]",
|
|
"pll_trim[8]",
|
|
"pll_trim[11]",
|
|
"pll_div[0]",
|
|
"pll_trim[7]",
|
|
"pll_trim[20]",
|
|
"pll_dco_ena",
|
|
"pll_trim[1]",
|
|
"pll_trim[0]",
|
|
"pll_bypass",
|
|
"pll_trim[5]",
|
|
"pll_trim[19]",
|
|
"pll_sel[2]",
|
|
"pll_trim[4]",
|
|
"pll_trim[18]",
|
|
"pll_trim[3]",
|
|
"pwr_ctrl_out[3]",
|
|
"pll_sel[1]",
|
|
"pll90_sel[1]",
|
|
"pll_trim[17]",
|
|
"pll_sel[0]",
|
|
"pll90_sel[0]",
|
|
"pll_trim[2]",
|
|
"pll_trim[16]",
|
|
"pll_ena",
|
|
"pll_trim[25]",
|
|
"pll_div[4]",
|
|
"pwr_ctrl_out[1]",
|
|
"pwr_ctrl_out[2]",
|
|
"pll_trim[24]",
|
|
"pll_div[3]",
|
|
"pwr_ctrl_out[0]",
|
|
"pll_trim[23]",
|
|
"serial_clock",
|
|
"pad_flash_io0_ieb",
|
|
"serial_data_2",
|
|
"serial_data_1",
|
|
"reset",
|
|
"mgmt_gpio_oeb[16]",
|
|
"mgmt_gpio_out[32]",
|
|
"mgmt_gpio_out[35]",
|
|
"pad_flash_io1_ieb",
|
|
"mgmt_gpio_in[4]",
|
|
"pad_flash_io0_do",
|
|
"mgmt_gpio_out[37]",
|
|
"mgmt_gpio_out[36]",
|
|
"pad_flash_csb_oeb",
|
|
"spimemio_flash_io0_di",
|
|
"spi_sdi",
|
|
"serial_resetn",
|
|
"serial_load",
|
|
"wb_ack_o",
|
|
"ser_rx",
|
|
"mgmt_gpio_oeb[1]",
|
|
"mgmt_gpio_oeb[0]",
|
|
"irq[2]",
|
|
"spimemio_flash_io2_di",
|
|
"irq[1]",
|
|
"spimemio_flash_io1_di",
|
|
"irq[0]",
|
|
"debug_in",
|
|
"wb_dat_o[22]",
|
|
"wb_dat_o[19]",
|
|
"wb_dat_o[23]",
|
|
"wb_dat_o[21]",
|
|
"wb_dat_o[30]",
|
|
"wb_dat_o[18]",
|
|
"wb_dat_o[10]",
|
|
"wb_dat_o[8]",
|
|
"wb_dat_o[11]",
|
|
"wb_dat_o[6]",
|
|
"wb_dat_o[7]",
|
|
"wb_dat_o[5]",
|
|
"wb_dat_o[9]",
|
|
"wb_dat_o[13]",
|
|
"wb_dat_o[15]",
|
|
"wb_dat_o[14]",
|
|
"wb_dat_o[17]",
|
|
"wb_dat_o[12]",
|
|
"wb_dat_o[4]",
|
|
"wb_dat_o[16]",
|
|
"wb_dat_o[26]",
|
|
"wb_dat_o[2]",
|
|
"wb_dat_o[0]",
|
|
"wb_dat_o[24]",
|
|
"wb_dat_o[20]",
|
|
"wb_dat_o[28]",
|
|
"wb_dat_o[27]",
|
|
"wb_dat_o[31]",
|
|
"wb_dat_o[29]",
|
|
"wb_dat_o[25]",
|
|
"wb_dat_o[1]",
|
|
"wb_dat_o[3]",
|
|
"mgmt_gpio_oeb[19]",
|
|
"mgmt_gpio_oeb[4]",
|
|
"mgmt_gpio_out[13]",
|
|
"pad_flash_csb",
|
|
"mgmt_gpio_oeb[37]",
|
|
"pad_flash_clk_oeb",
|
|
"mgmt_gpio_out[33]",
|
|
"mgmt_gpio_oeb[36]",
|
|
"mgmt_gpio_out[8]",
|
|
"mgmt_gpio_out[10]",
|
|
"mgmt_gpio_oeb[35]",
|
|
"mgmt_gpio_out[0]",
|
|
"mgmt_gpio_out[6]",
|
|
"mgmt_gpio_out[1]",
|
|
"mgmt_gpio_oeb[10]",
|
|
"mgmt_gpio_oeb[17]",
|
|
"mgmt_gpio_oeb[20]",
|
|
"mgmt_gpio_oeb[29]",
|
|
"mgmt_gpio_oeb[3]",
|
|
"mgmt_gpio_oeb[6]",
|
|
"mgmt_gpio_oeb[8]",
|
|
"mgmt_gpio_oeb[32]",
|
|
"mgmt_gpio_oeb[33]",
|
|
"mgmt_gpio_oeb[34]",
|
|
"pad_flash_io1_do",
|
|
"mgmt_gpio_oeb[11]",
|
|
"mgmt_gpio_oeb[12]",
|
|
"mgmt_gpio_oeb[13]",
|
|
"mgmt_gpio_oeb[14]",
|
|
"mgmt_gpio_oeb[15]",
|
|
"mgmt_gpio_oeb[18]",
|
|
"mgmt_gpio_oeb[21]",
|
|
"mgmt_gpio_oeb[22]",
|
|
"mgmt_gpio_oeb[23]",
|
|
"mgmt_gpio_oeb[24]",
|
|
"mgmt_gpio_oeb[25]",
|
|
"mgmt_gpio_oeb[26]",
|
|
"mgmt_gpio_oeb[27]",
|
|
"mgmt_gpio_oeb[28]",
|
|
"mgmt_gpio_oeb[2]",
|
|
"mgmt_gpio_oeb[30]",
|
|
"mgmt_gpio_oeb[31]",
|
|
"mgmt_gpio_oeb[5]",
|
|
"mgmt_gpio_oeb[7]",
|
|
"mgmt_gpio_oeb[9]",
|
|
"pad_flash_io0_oeb",
|
|
"pad_flash_io1_oeb",
|
|
"mgmt_gpio_out[11]",
|
|
"mgmt_gpio_out[12]",
|
|
"mgmt_gpio_out[4]",
|
|
"mgmt_gpio_out[3]",
|
|
"mgmt_gpio_out[7]",
|
|
"mgmt_gpio_out[16]",
|
|
"mgmt_gpio_out[17]",
|
|
"mgmt_gpio_out[19]",
|
|
"mgmt_gpio_out[18]",
|
|
"mgmt_gpio_out[24]",
|
|
"mgmt_gpio_out[20]",
|
|
"mgmt_gpio_out[25]",
|
|
"mgmt_gpio_out[26]",
|
|
"mgmt_gpio_out[23]",
|
|
"mgmt_gpio_out[22]",
|
|
"mgmt_gpio_out[21]",
|
|
"mgmt_gpio_out[28]",
|
|
"mgmt_gpio_out[2]",
|
|
"mgmt_gpio_out[27]",
|
|
"mgmt_gpio_out[31]",
|
|
"mgmt_gpio_out[30]",
|
|
"mgmt_gpio_out[29]",
|
|
"mgmt_gpio_out[34]",
|
|
"mgmt_gpio_out[5]",
|
|
"spimemio_flash_io3_di",
|
|
"wb_clk_i",
|
|
"user_clock",
|
|
"VGND",
|
|
"VPWR"
|
|
]
|
|
]
|
|
}
|
|
]
|