mirror of https://github.com/efabless/caravel.git
1338 lines
20 KiB
JSON
1338 lines
20 KiB
JSON
[
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"TE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
], [
|
|
"A",
|
|
"TE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"TE_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
], [
|
|
"A",
|
|
"TE_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"TE_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
], [
|
|
"A",
|
|
"TE_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"DIODE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"DIODE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A0",
|
|
"A1",
|
|
"S",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
], [
|
|
"CLK",
|
|
"D",
|
|
"RESET_B",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Q"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"TE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
], [
|
|
"A",
|
|
"TE",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Z"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C_N",
|
|
"D_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C_N",
|
|
"D_N",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"B2",
|
|
"C1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1_N",
|
|
"A2_N",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1_N",
|
|
"A2_N",
|
|
"B1",
|
|
"B2",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A_N",
|
|
"B",
|
|
"C",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A",
|
|
"B",
|
|
"C",
|
|
"D",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"HI"
|
|
], [
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"HI"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"B1",
|
|
"C1",
|
|
"D1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"Y"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"pins": [
|
|
[
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
], [
|
|
"A1",
|
|
"A2",
|
|
"A3",
|
|
"B1",
|
|
"VGND",
|
|
"VNB",
|
|
"VPB",
|
|
"VPWR",
|
|
"X"
|
|
]
|
|
]
|
|
},
|
|
{
|
|
"name": [
|
|
"digital_pll",
|
|
"digital_pll"
|
|
],
|
|
"devices": [
|
|
[
|
|
["sky130_fd_sc_hd__and3_2", 7],
|
|
["sky130_fd_sc_hd__nor2_2", 36],
|
|
["sky130_fd_sc_hd__clkinv_1", 13],
|
|
["sky130_fd_sc_hd__a32o_2", 8],
|
|
["sky130_fd_sc_hd__o211a_2", 7],
|
|
["sky130_fd_sc_hd__xor2_2", 3],
|
|
["sky130_fd_sc_hd__a21o_2", 12],
|
|
["sky130_fd_sc_hd__einvp_2", 26],
|
|
["sky130_fd_sc_hd__fill_1", 1],
|
|
["sky130_fd_sc_hd__einvn_8", 13],
|
|
["sky130_fd_sc_hd__and2b_2", 1],
|
|
["sky130_fd_sc_hd__nand2_2", 16],
|
|
["sky130_fd_sc_hd__nand2b_2", 2],
|
|
["sky130_fd_sc_hd__or2_2", 22],
|
|
["sky130_fd_sc_hd__decap_3", 1],
|
|
["sky130_fd_sc_hd__xnor2_2", 11],
|
|
["sky130_fd_sc_hd__einvn_4", 13],
|
|
["sky130_fd_sc_hd__o21ai_2", 3],
|
|
["sky130_fd_sc_hd__o21a_2", 3],
|
|
["sky130_fd_sc_hd__fill_2", 1],
|
|
["sky130_fd_sc_hd__a21oi_2", 6],
|
|
["sky130_fd_sc_hd__diode_2", 35],
|
|
["sky130_fd_sc_hd__clkbuf_2", 12],
|
|
["sky130_fd_sc_hd__a22o_2", 12],
|
|
["sky130_fd_sc_hd__and2_2", 11],
|
|
["sky130_fd_sc_hd__o22a_2", 5],
|
|
["sky130_fd_sc_hd__clkbuf_1", 13],
|
|
["sky130_fd_sc_hd__or3_2", 6],
|
|
["sky130_fd_sc_hd__mux2_1", 10],
|
|
["sky130_fd_sc_hd__and4_2", 1],
|
|
["sky130_fd_sc_hd__dfrtp_2", 23],
|
|
["sky130_fd_sc_hd__or3b_2", 1],
|
|
["sky130_fd_sc_hd__a211o_2", 2],
|
|
["sky130_fd_sc_hd__a21bo_2", 1],
|
|
["sky130_fd_sc_hd__einvp_1", 1],
|
|
["sky130_fd_sc_hd__or4bb_2", 1],
|
|
["sky130_fd_sc_hd__inv_2", 6],
|
|
["sky130_fd_sc_hd__tapvpwrvgnd_1", 1],
|
|
["sky130_fd_sc_hd__decap_4", 1],
|
|
["sky130_fd_sc_hd__nand3_2", 2],
|
|
["sky130_fd_sc_hd__o221a_2", 1],
|
|
["sky130_fd_sc_hd__o2bb2a_2", 1],
|
|
["sky130_fd_sc_hd__and3b_2", 1],
|
|
["sky130_fd_sc_hd__clkbuf_16", 2],
|
|
["sky130_ef_sc_hd__decap_12", 1],
|
|
["sky130_fd_sc_hd__clkinv_2", 2],
|
|
["sky130_fd_sc_hd__o31a_2", 3],
|
|
["sky130_fd_sc_hd__clkinv_8", 2],
|
|
["sky130_fd_sc_hd__decap_6", 1],
|
|
["sky130_fd_sc_hd__or4_2", 1],
|
|
["sky130_fd_sc_hd__conb_1", 1],
|
|
["sky130_fd_sc_hd__a2111oi_2", 1],
|
|
["sky130_fd_sc_hd__a31o_2", 1 ]
|
|
], [
|
|
["sky130_fd_sc_hd__and3_2", 7 ],
|
|
["sky130_fd_sc_hd__nor2_2", 36 ],
|
|
["sky130_fd_sc_hd__clkinv_1", 13 ],
|
|
["sky130_fd_sc_hd__a32o_2", 8 ],
|
|
["sky130_fd_sc_hd__o211a_2", 7 ],
|
|
["sky130_fd_sc_hd__xor2_2", 3 ],
|
|
["sky130_fd_sc_hd__a21o_2", 12 ],
|
|
["sky130_fd_sc_hd__einvp_2", 26 ],
|
|
["sky130_fd_sc_hd__fill_1", 1 ],
|
|
["sky130_fd_sc_hd__einvn_8", 13 ],
|
|
["sky130_fd_sc_hd__and2b_2", 1 ],
|
|
["sky130_fd_sc_hd__nand2_2", 16 ],
|
|
["sky130_fd_sc_hd__nand2b_2", 2 ],
|
|
["sky130_fd_sc_hd__or2_2", 22 ],
|
|
["sky130_fd_sc_hd__decap_3", 1 ],
|
|
["sky130_fd_sc_hd__xnor2_2", 11 ],
|
|
["sky130_fd_sc_hd__einvn_4", 13 ],
|
|
["sky130_fd_sc_hd__o21ai_2", 3 ],
|
|
["sky130_fd_sc_hd__o21a_2", 3 ],
|
|
["sky130_fd_sc_hd__fill_2", 1 ],
|
|
["sky130_fd_sc_hd__a21oi_2", 6 ],
|
|
["sky130_fd_sc_hd__diode_2", 35 ],
|
|
["sky130_fd_sc_hd__clkbuf_2", 12 ],
|
|
["sky130_fd_sc_hd__a22o_2", 12 ],
|
|
["sky130_fd_sc_hd__and2_2", 11 ],
|
|
["sky130_fd_sc_hd__o22a_2", 5 ],
|
|
["sky130_fd_sc_hd__clkbuf_1", 13 ],
|
|
["sky130_fd_sc_hd__or3_2", 6 ],
|
|
["sky130_fd_sc_hd__mux2_1", 10 ],
|
|
["sky130_fd_sc_hd__and4_2", 1 ],
|
|
["sky130_fd_sc_hd__dfrtp_2", 23 ],
|
|
["sky130_fd_sc_hd__or3b_2", 1 ],
|
|
["sky130_fd_sc_hd__a211o_2", 2 ],
|
|
["sky130_fd_sc_hd__a21bo_2", 1 ],
|
|
["sky130_fd_sc_hd__einvp_1", 1 ],
|
|
["sky130_fd_sc_hd__or4bb_2", 1 ],
|
|
["sky130_fd_sc_hd__inv_2", 6 ],
|
|
["sky130_fd_sc_hd__tapvpwrvgnd_1", 1 ],
|
|
["sky130_fd_sc_hd__decap_4", 1 ],
|
|
["sky130_fd_sc_hd__nand3_2", 2 ],
|
|
["sky130_fd_sc_hd__o221a_2", 1 ],
|
|
["sky130_fd_sc_hd__o2bb2a_2", 1 ],
|
|
["sky130_fd_sc_hd__and3b_2", 1 ],
|
|
["sky130_fd_sc_hd__clkbuf_16", 2 ],
|
|
["sky130_ef_sc_hd__decap_12", 1 ],
|
|
["sky130_fd_sc_hd__clkinv_2", 2 ],
|
|
["sky130_fd_sc_hd__o31a_2", 3 ],
|
|
["sky130_fd_sc_hd__clkinv_8", 2 ],
|
|
["sky130_fd_sc_hd__decap_6", 1 ],
|
|
["sky130_fd_sc_hd__or4_2", 1 ],
|
|
["sky130_fd_sc_hd__conb_1", 1 ],
|
|
["sky130_fd_sc_hd__a2111oi_2", 1 ],
|
|
["sky130_fd_sc_hd__a31o_2", 1 ]
|
|
]
|
|
],
|
|
"nets": [
|
|
336,
|
|
336
|
|
],
|
|
"badnets": [
|
|
],
|
|
"badelements": [
|
|
],
|
|
"pins": [
|
|
[
|
|
"clockp[0]",
|
|
"clockp[1]",
|
|
"div[3]",
|
|
"div[4]",
|
|
"div[2]",
|
|
"div[1]",
|
|
"div[0]",
|
|
"ext_trim[0]",
|
|
"ext_trim[1]",
|
|
"ext_trim[2]",
|
|
"ext_trim[3]",
|
|
"ext_trim[4]",
|
|
"ext_trim[8]",
|
|
"ext_trim[10]",
|
|
"ext_trim[11]",
|
|
"ext_trim[12]",
|
|
"ext_trim[13]",
|
|
"ext_trim[7]",
|
|
"ext_trim[15]",
|
|
"ext_trim[17]",
|
|
"ext_trim[18]",
|
|
"ext_trim[19]",
|
|
"ext_trim[20]",
|
|
"ext_trim[21]",
|
|
"ext_trim[9]",
|
|
"ext_trim[14]",
|
|
"ext_trim[22]",
|
|
"ext_trim[23]",
|
|
"ext_trim[16]",
|
|
"ext_trim[5]",
|
|
"ext_trim[24]",
|
|
"ext_trim[25]",
|
|
"ext_trim[6]",
|
|
"enable",
|
|
"resetb",
|
|
"osc",
|
|
"dco",
|
|
"VGND",
|
|
"VPWR"
|
|
], [
|
|
"clockp[0]",
|
|
"clockp[1]",
|
|
"div[3]",
|
|
"div[4]",
|
|
"div[2]",
|
|
"div[1]",
|
|
"div[0]",
|
|
"ext_trim[0]",
|
|
"ext_trim[1]",
|
|
"ext_trim[2]",
|
|
"ext_trim[3]",
|
|
"ext_trim[4]",
|
|
"ext_trim[8]",
|
|
"ext_trim[10]",
|
|
"ext_trim[11]",
|
|
"ext_trim[12]",
|
|
"ext_trim[13]",
|
|
"ext_trim[7]",
|
|
"ext_trim[15]",
|
|
"ext_trim[17]",
|
|
"ext_trim[18]",
|
|
"ext_trim[19]",
|
|
"ext_trim[20]",
|
|
"ext_trim[21]",
|
|
"ext_trim[9]",
|
|
"ext_trim[14]",
|
|
"ext_trim[22]",
|
|
"ext_trim[23]",
|
|
"ext_trim[16]",
|
|
"ext_trim[5]",
|
|
"ext_trim[24]",
|
|
"ext_trim[25]",
|
|
"ext_trim[6]",
|
|
"enable",
|
|
"resetb",
|
|
"osc",
|
|
"dco",
|
|
"VGND",
|
|
"VPWR"
|
|
]
|
|
]
|
|
}
|
|
]
|