/* Generated by Yosys 0.9+3621 (git sha1 84e9fa7, gcc 8.3.1 -fPIC -Os) */ module caravan(vddio, vddio_2, vssio, vssio_2, vdda, vssa, vccd, vssd, vdda1, vdda1_2, vdda2, vssa1, vssa1_2, vssa2, vccd1, vccd2, vssd1, vssd2, gpio, mprj_io, clock, resetb, flash_csb, flash_clk, flash_io0, flash_io1); wire caravel_clk; wire caravel_clk2; wire caravel_rstn; input clock; wire clock_core; wire debug_in; wire debug_mode; wire debug_oeb; wire debug_out; wire ext_clk_sel; wire ext_reset; output flash_clk; wire flash_clk_core; wire flash_clk_frame; wire flash_clk_ieb; wire flash_clk_ieb_core; wire flash_clk_oeb; wire flash_clk_oeb_core; output flash_csb; wire flash_csb_core; wire flash_csb_frame; wire flash_csb_ieb; wire flash_csb_ieb_core; wire flash_csb_oeb; wire flash_csb_oeb_core; output flash_io0; wire flash_io0_di; wire flash_io0_di_core; wire flash_io0_do; wire flash_io0_do_core; wire flash_io0_ieb; wire flash_io0_ieb_core; wire flash_io0_oeb; wire flash_io0_oeb_core; output flash_io1; wire flash_io1_di; wire flash_io1_di_core; wire flash_io1_do; wire flash_io1_do_core; wire flash_io1_ieb; wire flash_io1_ieb_core; wire flash_io1_oeb; wire flash_io1_oeb_core; wire flash_io2_di_core; wire flash_io2_do_core; wire flash_io2_ieb_core; wire flash_io2_oeb_core; wire flash_io3_di_core; wire flash_io3_do_core; wire flash_io3_ieb_core; wire flash_io3_oeb_core; inout gpio; wire \gpio_clock_1[0] ; wire \gpio_clock_1[10] ; wire \gpio_clock_1[11] ; wire \gpio_clock_1[12] ; wire \gpio_clock_1[13] ; wire \gpio_clock_1[14] ; wire \gpio_clock_1[15] ; wire \gpio_clock_1[16] ; wire \gpio_clock_1[17] ; wire \gpio_clock_1[18] ; wire \gpio_clock_1[1] ; wire \gpio_clock_1[2] ; wire \gpio_clock_1[3] ; wire \gpio_clock_1[4] ; wire \gpio_clock_1[5] ; wire \gpio_clock_1[6] ; wire \gpio_clock_1[7] ; wire \gpio_clock_1[8] ; wire \gpio_clock_1[9] ; wire \gpio_clock_1_shifted[0] ; wire \gpio_clock_1_shifted[10] ; wire \gpio_clock_1_shifted[11] ; wire \gpio_clock_1_shifted[12] ; wire \gpio_clock_1_shifted[13] ; wire \gpio_clock_1_shifted[1] ; wire \gpio_clock_1_shifted[2] ; wire \gpio_clock_1_shifted[3] ; wire \gpio_clock_1_shifted[4] ; wire \gpio_clock_1_shifted[5] ; wire \gpio_clock_1_shifted[6] ; wire \gpio_clock_1_shifted[7] ; wire \gpio_clock_1_shifted[8] ; wire \gpio_clock_1_shifted[9] ; wire \gpio_clock_2[0] ; wire \gpio_clock_2[10] ; wire \gpio_clock_2[11] ; wire \gpio_clock_2[12] ; wire \gpio_clock_2[13] ; wire \gpio_clock_2[14] ; wire \gpio_clock_2[15] ; wire \gpio_clock_2[16] ; wire \gpio_clock_2[17] ; wire \gpio_clock_2[18] ; wire \gpio_clock_2[1] ; wire \gpio_clock_2[2] ; wire \gpio_clock_2[3] ; wire \gpio_clock_2[4] ; wire \gpio_clock_2[5] ; wire \gpio_clock_2[6] ; wire \gpio_clock_2[7] ; wire \gpio_clock_2[8] ; wire \gpio_clock_2[9] ; wire \gpio_clock_2_shifted[0] ; wire \gpio_clock_2_shifted[10] ; wire \gpio_clock_2_shifted[11] ; wire \gpio_clock_2_shifted[12] ; wire \gpio_clock_2_shifted[1] ; wire \gpio_clock_2_shifted[2] ; wire \gpio_clock_2_shifted[3] ; wire \gpio_clock_2_shifted[4] ; wire \gpio_clock_2_shifted[5] ; wire \gpio_clock_2_shifted[6] ; wire \gpio_clock_2_shifted[7] ; wire \gpio_clock_2_shifted[8] ; wire \gpio_clock_2_shifted[9] ; wire \gpio_defaults[0] ; wire \gpio_defaults[100] ; wire \gpio_defaults[101] ; wire \gpio_defaults[102] ; wire \gpio_defaults[103] ; wire \gpio_defaults[104] ; wire \gpio_defaults[105] ; wire \gpio_defaults[106] ; wire \gpio_defaults[107] ; wire \gpio_defaults[108] ; wire \gpio_defaults[109] ; wire \gpio_defaults[10] ; wire \gpio_defaults[110] ; wire \gpio_defaults[111] ; wire \gpio_defaults[112] ; wire \gpio_defaults[113] ; wire \gpio_defaults[114] ; wire \gpio_defaults[115] ; wire \gpio_defaults[116] ; wire \gpio_defaults[117] ; wire \gpio_defaults[118] ; wire \gpio_defaults[119] ; wire \gpio_defaults[11] ; wire \gpio_defaults[120] ; wire \gpio_defaults[121] ; wire \gpio_defaults[122] ; wire \gpio_defaults[123] ; wire \gpio_defaults[124] ; wire \gpio_defaults[125] ; wire \gpio_defaults[126] ; wire \gpio_defaults[127] ; wire \gpio_defaults[128] ; wire \gpio_defaults[129] ; wire \gpio_defaults[12] ; wire \gpio_defaults[130] ; wire \gpio_defaults[131] ; wire \gpio_defaults[132] ; wire \gpio_defaults[133] ; wire \gpio_defaults[134] ; wire \gpio_defaults[135] ; wire \gpio_defaults[136] ; wire \gpio_defaults[137] ; wire \gpio_defaults[138] ; wire \gpio_defaults[139] ; wire \gpio_defaults[13] ; wire \gpio_defaults[140] ; wire \gpio_defaults[141] ; wire \gpio_defaults[142] ; wire \gpio_defaults[143] ; wire \gpio_defaults[144] ; wire \gpio_defaults[145] ; wire \gpio_defaults[146] ; wire \gpio_defaults[147] ; wire \gpio_defaults[148] ; wire \gpio_defaults[149] ; wire \gpio_defaults[14] ; wire \gpio_defaults[150] ; wire \gpio_defaults[151] ; wire \gpio_defaults[152] ; wire \gpio_defaults[153] ; wire \gpio_defaults[154] ; wire \gpio_defaults[155] ; wire \gpio_defaults[156] ; wire \gpio_defaults[157] ; wire \gpio_defaults[158] ; wire \gpio_defaults[159] ; wire \gpio_defaults[15] ; wire \gpio_defaults[160] ; wire \gpio_defaults[161] ; wire \gpio_defaults[162] ; wire \gpio_defaults[163] ; wire \gpio_defaults[164] ; wire \gpio_defaults[165] ; wire \gpio_defaults[166] ; wire \gpio_defaults[167] ; wire \gpio_defaults[168] ; wire \gpio_defaults[169] ; wire \gpio_defaults[16] ; wire \gpio_defaults[170] ; wire \gpio_defaults[171] ; wire \gpio_defaults[172] ; wire \gpio_defaults[173] ; wire \gpio_defaults[174] ; wire \gpio_defaults[175] ; wire \gpio_defaults[176] ; wire \gpio_defaults[177] ; wire \gpio_defaults[178] ; wire \gpio_defaults[179] ; wire \gpio_defaults[17] ; wire \gpio_defaults[180] ; wire \gpio_defaults[181] ; wire \gpio_defaults[182] ; wire \gpio_defaults[183] ; wire \gpio_defaults[184] ; wire \gpio_defaults[185] ; wire \gpio_defaults[186] ; wire \gpio_defaults[187] ; wire \gpio_defaults[188] ; wire \gpio_defaults[189] ; wire \gpio_defaults[18] ; wire \gpio_defaults[190] ; wire \gpio_defaults[191] ; wire \gpio_defaults[192] ; wire \gpio_defaults[193] ; wire \gpio_defaults[194] ; wire \gpio_defaults[195] ; wire \gpio_defaults[196] ; wire \gpio_defaults[197] ; wire \gpio_defaults[198] ; wire \gpio_defaults[199] ; wire \gpio_defaults[19] ; wire \gpio_defaults[1] ; wire \gpio_defaults[200] ; wire \gpio_defaults[201] ; wire \gpio_defaults[202] ; wire \gpio_defaults[203] ; wire \gpio_defaults[204] ; wire \gpio_defaults[205] ; wire \gpio_defaults[206] ; wire \gpio_defaults[207] ; wire \gpio_defaults[208] ; wire \gpio_defaults[209] ; wire \gpio_defaults[20] ; wire \gpio_defaults[210] ; wire \gpio_defaults[211] ; wire \gpio_defaults[212] ; wire \gpio_defaults[213] ; wire \gpio_defaults[214] ; wire \gpio_defaults[215] ; wire \gpio_defaults[216] ; wire \gpio_defaults[217] ; wire \gpio_defaults[218] ; wire \gpio_defaults[219] ; wire \gpio_defaults[21] ; wire \gpio_defaults[220] ; wire \gpio_defaults[221] ; wire \gpio_defaults[222] ; wire \gpio_defaults[223] ; wire \gpio_defaults[224] ; wire \gpio_defaults[225] ; wire \gpio_defaults[226] ; wire \gpio_defaults[227] ; wire \gpio_defaults[228] ; wire \gpio_defaults[229] ; wire \gpio_defaults[22] ; wire \gpio_defaults[230] ; wire \gpio_defaults[231] ; wire \gpio_defaults[232] ; wire \gpio_defaults[233] ; wire \gpio_defaults[234] ; wire \gpio_defaults[235] ; wire \gpio_defaults[236] ; wire \gpio_defaults[237] ; wire \gpio_defaults[238] ; wire \gpio_defaults[239] ; wire \gpio_defaults[23] ; wire \gpio_defaults[240] ; wire \gpio_defaults[241] ; wire \gpio_defaults[242] ; wire \gpio_defaults[243] ; wire \gpio_defaults[244] ; wire \gpio_defaults[245] ; wire \gpio_defaults[246] ; wire \gpio_defaults[247] ; wire \gpio_defaults[248] ; wire \gpio_defaults[249] ; wire \gpio_defaults[24] ; wire \gpio_defaults[250] ; wire \gpio_defaults[251] ; wire \gpio_defaults[252] ; wire \gpio_defaults[253] ; wire \gpio_defaults[254] ; wire \gpio_defaults[255] ; wire \gpio_defaults[256] ; wire \gpio_defaults[257] ; wire \gpio_defaults[258] ; wire \gpio_defaults[259] ; wire \gpio_defaults[25] ; wire \gpio_defaults[260] ; wire \gpio_defaults[261] ; wire \gpio_defaults[262] ; wire \gpio_defaults[263] ; wire \gpio_defaults[264] ; wire \gpio_defaults[265] ; wire \gpio_defaults[266] ; wire \gpio_defaults[267] ; wire \gpio_defaults[268] ; wire \gpio_defaults[269] ; wire \gpio_defaults[26] ; wire \gpio_defaults[270] ; wire \gpio_defaults[271] ; wire \gpio_defaults[272] ; wire \gpio_defaults[273] ; wire \gpio_defaults[274] ; wire \gpio_defaults[275] ; wire \gpio_defaults[276] ; wire \gpio_defaults[277] ; wire \gpio_defaults[278] ; wire \gpio_defaults[279] ; wire \gpio_defaults[27] ; wire \gpio_defaults[280] ; wire \gpio_defaults[281] ; wire \gpio_defaults[282] ; wire \gpio_defaults[283] ; wire \gpio_defaults[284] ; wire \gpio_defaults[285] ; wire \gpio_defaults[286] ; wire \gpio_defaults[287] ; wire \gpio_defaults[288] ; wire \gpio_defaults[289] ; wire \gpio_defaults[28] ; wire \gpio_defaults[290] ; wire \gpio_defaults[291] ; wire \gpio_defaults[292] ; wire \gpio_defaults[293] ; wire \gpio_defaults[294] ; wire \gpio_defaults[295] ; wire \gpio_defaults[296] ; wire \gpio_defaults[297] ; wire \gpio_defaults[298] ; wire \gpio_defaults[299] ; wire \gpio_defaults[29] ; wire \gpio_defaults[2] ; wire \gpio_defaults[300] ; wire \gpio_defaults[301] ; wire \gpio_defaults[302] ; wire \gpio_defaults[303] ; wire \gpio_defaults[304] ; wire \gpio_defaults[305] ; wire \gpio_defaults[306] ; wire \gpio_defaults[307] ; wire \gpio_defaults[308] ; wire \gpio_defaults[309] ; wire \gpio_defaults[30] ; wire \gpio_defaults[310] ; wire \gpio_defaults[311] ; wire \gpio_defaults[312] ; wire \gpio_defaults[313] ; wire \gpio_defaults[314] ; wire \gpio_defaults[315] ; wire \gpio_defaults[316] ; wire \gpio_defaults[317] ; wire \gpio_defaults[318] ; wire \gpio_defaults[319] ; wire \gpio_defaults[31] ; wire \gpio_defaults[320] ; wire \gpio_defaults[321] ; wire \gpio_defaults[322] ; wire \gpio_defaults[323] ; wire \gpio_defaults[324] ; wire \gpio_defaults[325] ; wire \gpio_defaults[326] ; wire \gpio_defaults[327] ; wire \gpio_defaults[328] ; wire \gpio_defaults[329] ; wire \gpio_defaults[32] ; wire \gpio_defaults[330] ; wire \gpio_defaults[331] ; wire \gpio_defaults[332] ; wire \gpio_defaults[333] ; wire \gpio_defaults[334] ; wire \gpio_defaults[335] ; wire \gpio_defaults[336] ; wire \gpio_defaults[337] ; wire \gpio_defaults[338] ; wire \gpio_defaults[339] ; wire \gpio_defaults[33] ; wire \gpio_defaults[340] ; wire \gpio_defaults[341] ; wire \gpio_defaults[342] ; wire \gpio_defaults[343] ; wire \gpio_defaults[344] ; wire \gpio_defaults[345] ; wire \gpio_defaults[346] ; wire \gpio_defaults[347] ; wire \gpio_defaults[348] ; wire \gpio_defaults[349] ; wire \gpio_defaults[34] ; wire \gpio_defaults[350] ; wire \gpio_defaults[35] ; wire \gpio_defaults[36] ; wire \gpio_defaults[37] ; wire \gpio_defaults[38] ; wire \gpio_defaults[39] ; wire \gpio_defaults[3] ; wire \gpio_defaults[40] ; wire \gpio_defaults[41] ; wire \gpio_defaults[42] ; wire \gpio_defaults[43] ; wire \gpio_defaults[44] ; wire \gpio_defaults[45] ; wire \gpio_defaults[46] ; wire \gpio_defaults[47] ; wire \gpio_defaults[48] ; wire \gpio_defaults[49] ; wire \gpio_defaults[4] ; wire \gpio_defaults[50] ; wire \gpio_defaults[51] ; wire \gpio_defaults[52] ; wire \gpio_defaults[53] ; wire \gpio_defaults[54] ; wire \gpio_defaults[55] ; wire \gpio_defaults[56] ; wire \gpio_defaults[57] ; wire \gpio_defaults[58] ; wire \gpio_defaults[59] ; wire \gpio_defaults[5] ; wire \gpio_defaults[60] ; wire \gpio_defaults[61] ; wire \gpio_defaults[62] ; wire \gpio_defaults[63] ; wire \gpio_defaults[64] ; wire \gpio_defaults[65] ; wire \gpio_defaults[66] ; wire \gpio_defaults[67] ; wire \gpio_defaults[68] ; wire \gpio_defaults[69] ; wire \gpio_defaults[6] ; wire \gpio_defaults[70] ; wire \gpio_defaults[71] ; wire \gpio_defaults[72] ; wire \gpio_defaults[73] ; wire \gpio_defaults[74] ; wire \gpio_defaults[75] ; wire \gpio_defaults[76] ; wire \gpio_defaults[77] ; wire \gpio_defaults[78] ; wire \gpio_defaults[79] ; wire \gpio_defaults[7] ; wire \gpio_defaults[80] ; wire \gpio_defaults[81] ; wire \gpio_defaults[82] ; wire \gpio_defaults[83] ; wire \gpio_defaults[84] ; wire \gpio_defaults[85] ; wire \gpio_defaults[86] ; wire \gpio_defaults[87] ; wire \gpio_defaults[88] ; wire \gpio_defaults[89] ; wire \gpio_defaults[8] ; wire \gpio_defaults[90] ; wire \gpio_defaults[91] ; wire \gpio_defaults[92] ; wire \gpio_defaults[93] ; wire \gpio_defaults[94] ; wire \gpio_defaults[95] ; wire \gpio_defaults[96] ; wire \gpio_defaults[97] ; wire \gpio_defaults[98] ; wire \gpio_defaults[99] ; wire \gpio_defaults[9] ; wire gpio_in_core; wire gpio_inenb_core; wire \gpio_load_1[0] ; wire \gpio_load_1[10] ; wire \gpio_load_1[11] ; wire \gpio_load_1[12] ; wire \gpio_load_1[13] ; wire \gpio_load_1[14] ; wire \gpio_load_1[15] ; wire \gpio_load_1[16] ; wire \gpio_load_1[17] ; wire \gpio_load_1[18] ; wire \gpio_load_1[1] ; wire \gpio_load_1[2] ; wire \gpio_load_1[3] ; wire \gpio_load_1[4] ; wire \gpio_load_1[5] ; wire \gpio_load_1[6] ; wire \gpio_load_1[7] ; wire \gpio_load_1[8] ; wire \gpio_load_1[9] ; wire \gpio_load_1_shifted[0] ; wire \gpio_load_1_shifted[10] ; wire \gpio_load_1_shifted[11] ; wire \gpio_load_1_shifted[12] ; wire \gpio_load_1_shifted[13] ; wire \gpio_load_1_shifted[1] ; wire \gpio_load_1_shifted[2] ; wire \gpio_load_1_shifted[3] ; wire \gpio_load_1_shifted[4] ; wire \gpio_load_1_shifted[5] ; wire \gpio_load_1_shifted[6] ; wire \gpio_load_1_shifted[7] ; wire \gpio_load_1_shifted[8] ; wire \gpio_load_1_shifted[9] ; wire \gpio_load_2[0] ; wire \gpio_load_2[10] ; wire \gpio_load_2[11] ; wire \gpio_load_2[12] ; wire \gpio_load_2[13] ; wire \gpio_load_2[14] ; wire \gpio_load_2[15] ; wire \gpio_load_2[16] ; wire \gpio_load_2[17] ; wire \gpio_load_2[18] ; wire \gpio_load_2[1] ; wire \gpio_load_2[2] ; wire \gpio_load_2[3] ; wire \gpio_load_2[4] ; wire \gpio_load_2[5] ; wire \gpio_load_2[6] ; wire \gpio_load_2[7] ; wire \gpio_load_2[8] ; wire \gpio_load_2[9] ; wire \gpio_load_2_shifted[0] ; wire \gpio_load_2_shifted[10] ; wire \gpio_load_2_shifted[11] ; wire \gpio_load_2_shifted[12] ; wire \gpio_load_2_shifted[1] ; wire \gpio_load_2_shifted[2] ; wire \gpio_load_2_shifted[3] ; wire \gpio_load_2_shifted[4] ; wire \gpio_load_2_shifted[5] ; wire \gpio_load_2_shifted[6] ; wire \gpio_load_2_shifted[7] ; wire \gpio_load_2_shifted[8] ; wire \gpio_load_2_shifted[9] ; wire gpio_mode0_core; wire gpio_mode1_core; wire gpio_out_core; wire gpio_outenb_core; wire \gpio_resetn_1[0] ; wire \gpio_resetn_1[10] ; wire \gpio_resetn_1[11] ; wire \gpio_resetn_1[12] ; wire \gpio_resetn_1[13] ; wire \gpio_resetn_1[14] ; wire \gpio_resetn_1[15] ; wire \gpio_resetn_1[16] ; wire \gpio_resetn_1[17] ; wire \gpio_resetn_1[18] ; wire \gpio_resetn_1[1] ; wire \gpio_resetn_1[2] ; wire \gpio_resetn_1[3] ; wire \gpio_resetn_1[4] ; wire \gpio_resetn_1[5] ; wire \gpio_resetn_1[6] ; wire \gpio_resetn_1[7] ; wire \gpio_resetn_1[8] ; wire \gpio_resetn_1[9] ; wire \gpio_resetn_1_shifted[0] ; wire \gpio_resetn_1_shifted[10] ; wire \gpio_resetn_1_shifted[11] ; wire \gpio_resetn_1_shifted[12] ; wire \gpio_resetn_1_shifted[13] ; wire \gpio_resetn_1_shifted[1] ; wire \gpio_resetn_1_shifted[2] ; wire \gpio_resetn_1_shifted[3] ; wire \gpio_resetn_1_shifted[4] ; wire \gpio_resetn_1_shifted[5] ; wire \gpio_resetn_1_shifted[6] ; wire \gpio_resetn_1_shifted[7] ; wire \gpio_resetn_1_shifted[8] ; wire \gpio_resetn_1_shifted[9] ; wire \gpio_resetn_2[0] ; wire \gpio_resetn_2[10] ; wire \gpio_resetn_2[11] ; wire \gpio_resetn_2[12] ; wire \gpio_resetn_2[13] ; wire \gpio_resetn_2[14] ; wire \gpio_resetn_2[15] ; wire \gpio_resetn_2[16] ; wire \gpio_resetn_2[17] ; wire \gpio_resetn_2[18] ; wire \gpio_resetn_2[1] ; wire \gpio_resetn_2[2] ; wire \gpio_resetn_2[3] ; wire \gpio_resetn_2[4] ; wire \gpio_resetn_2[5] ; wire \gpio_resetn_2[6] ; wire \gpio_resetn_2[7] ; wire \gpio_resetn_2[8] ; wire \gpio_resetn_2[9] ; wire \gpio_resetn_2_shifted[0] ; wire \gpio_resetn_2_shifted[10] ; wire \gpio_resetn_2_shifted[11] ; wire \gpio_resetn_2_shifted[12] ; wire \gpio_resetn_2_shifted[1] ; wire \gpio_resetn_2_shifted[2] ; wire \gpio_resetn_2_shifted[3] ; wire \gpio_resetn_2_shifted[4] ; wire \gpio_resetn_2_shifted[5] ; wire \gpio_resetn_2_shifted[6] ; wire \gpio_resetn_2_shifted[7] ; wire \gpio_resetn_2_shifted[8] ; wire \gpio_resetn_2_shifted[9] ; wire \gpio_serial_link_1[0] ; wire \gpio_serial_link_1[10] ; wire \gpio_serial_link_1[11] ; wire \gpio_serial_link_1[12] ; wire \gpio_serial_link_1[13] ; wire \gpio_serial_link_1[1] ; wire \gpio_serial_link_1[2] ; wire \gpio_serial_link_1[3] ; wire \gpio_serial_link_1[4] ; wire \gpio_serial_link_1[5] ; wire \gpio_serial_link_1[6] ; wire \gpio_serial_link_1[7] ; wire \gpio_serial_link_1[8] ; wire \gpio_serial_link_1[9] ; wire \gpio_serial_link_1_shifted[0] ; wire \gpio_serial_link_1_shifted[10] ; wire \gpio_serial_link_1_shifted[11] ; wire \gpio_serial_link_1_shifted[12] ; wire \gpio_serial_link_1_shifted[13] ; wire \gpio_serial_link_1_shifted[1] ; wire \gpio_serial_link_1_shifted[2] ; wire \gpio_serial_link_1_shifted[3] ; wire \gpio_serial_link_1_shifted[4] ; wire \gpio_serial_link_1_shifted[5] ; wire \gpio_serial_link_1_shifted[6] ; wire \gpio_serial_link_1_shifted[7] ; wire \gpio_serial_link_1_shifted[8] ; wire \gpio_serial_link_1_shifted[9] ; wire \gpio_serial_link_2[0] ; wire \gpio_serial_link_2[10] ; wire \gpio_serial_link_2[11] ; wire \gpio_serial_link_2[12] ; wire \gpio_serial_link_2[1] ; wire \gpio_serial_link_2[2] ; wire \gpio_serial_link_2[3] ; wire \gpio_serial_link_2[4] ; wire \gpio_serial_link_2[5] ; wire \gpio_serial_link_2[6] ; wire \gpio_serial_link_2[7] ; wire \gpio_serial_link_2[8] ; wire \gpio_serial_link_2[9] ; wire \gpio_serial_link_2_shifted[0] ; wire \gpio_serial_link_2_shifted[10] ; wire \gpio_serial_link_2_shifted[11] ; wire \gpio_serial_link_2_shifted[12] ; wire \gpio_serial_link_2_shifted[1] ; wire \gpio_serial_link_2_shifted[2] ; wire \gpio_serial_link_2_shifted[3] ; wire \gpio_serial_link_2_shifted[4] ; wire \gpio_serial_link_2_shifted[5] ; wire \gpio_serial_link_2_shifted[6] ; wire \gpio_serial_link_2_shifted[7] ; wire \gpio_serial_link_2_shifted[8] ; wire \gpio_serial_link_2_shifted[9] ; wire hk_ack_i; wire hk_cyc_o; wire \hk_dat_i[0] ; wire \hk_dat_i[10] ; wire \hk_dat_i[11] ; wire \hk_dat_i[12] ; wire \hk_dat_i[13] ; wire \hk_dat_i[14] ; wire \hk_dat_i[15] ; wire \hk_dat_i[16] ; wire \hk_dat_i[17] ; wire \hk_dat_i[18] ; wire \hk_dat_i[19] ; wire \hk_dat_i[1] ; wire \hk_dat_i[20] ; wire \hk_dat_i[21] ; wire \hk_dat_i[22] ; wire \hk_dat_i[23] ; wire \hk_dat_i[24] ; wire \hk_dat_i[25] ; wire \hk_dat_i[26] ; wire \hk_dat_i[27] ; wire \hk_dat_i[28] ; wire \hk_dat_i[29] ; wire \hk_dat_i[2] ; wire \hk_dat_i[30] ; wire \hk_dat_i[31] ; wire \hk_dat_i[3] ; wire \hk_dat_i[4] ; wire \hk_dat_i[5] ; wire \hk_dat_i[6] ; wire \hk_dat_i[7] ; wire \hk_dat_i[8] ; wire \hk_dat_i[9] ; wire hk_stb_o; wire \hkspi_sram_addr[0] ; wire \hkspi_sram_addr[1] ; wire \hkspi_sram_addr[2] ; wire \hkspi_sram_addr[3] ; wire \hkspi_sram_addr[4] ; wire \hkspi_sram_addr[5] ; wire \hkspi_sram_addr[6] ; wire \hkspi_sram_addr[7] ; wire hkspi_sram_clk; wire hkspi_sram_csb; wire \hkspi_sram_data[0] ; wire \hkspi_sram_data[10] ; wire \hkspi_sram_data[11] ; wire \hkspi_sram_data[12] ; wire \hkspi_sram_data[13] ; wire \hkspi_sram_data[14] ; wire \hkspi_sram_data[15] ; wire \hkspi_sram_data[16] ; wire \hkspi_sram_data[17] ; wire \hkspi_sram_data[18] ; wire \hkspi_sram_data[19] ; wire \hkspi_sram_data[1] ; wire \hkspi_sram_data[20] ; wire \hkspi_sram_data[21] ; wire \hkspi_sram_data[22] ; wire \hkspi_sram_data[23] ; wire \hkspi_sram_data[24] ; wire \hkspi_sram_data[25] ; wire \hkspi_sram_data[26] ; wire \hkspi_sram_data[27] ; wire \hkspi_sram_data[28] ; wire \hkspi_sram_data[29] ; wire \hkspi_sram_data[2] ; wire \hkspi_sram_data[30] ; wire \hkspi_sram_data[31] ; wire \hkspi_sram_data[3] ; wire \hkspi_sram_data[4] ; wire \hkspi_sram_data[5] ; wire \hkspi_sram_data[6] ; wire \hkspi_sram_data[7] ; wire \hkspi_sram_data[8] ; wire \hkspi_sram_data[9] ; wire \irq_spi[0] ; wire \irq_spi[1] ; wire \irq_spi[2] ; wire \la_data_in_mprj[0] ; wire \la_data_in_mprj[100] ; wire \la_data_in_mprj[101] ; wire \la_data_in_mprj[102] ; wire \la_data_in_mprj[103] ; wire \la_data_in_mprj[104] ; wire \la_data_in_mprj[105] ; wire \la_data_in_mprj[106] ; wire \la_data_in_mprj[107] ; wire \la_data_in_mprj[108] ; wire \la_data_in_mprj[109] ; wire \la_data_in_mprj[10] ; wire \la_data_in_mprj[110] ; wire \la_data_in_mprj[111] ; wire \la_data_in_mprj[112] ; wire \la_data_in_mprj[113] ; wire \la_data_in_mprj[114] ; wire \la_data_in_mprj[115] ; wire \la_data_in_mprj[116] ; wire \la_data_in_mprj[117] ; wire \la_data_in_mprj[118] ; wire \la_data_in_mprj[119] ; wire \la_data_in_mprj[11] ; wire \la_data_in_mprj[120] ; wire \la_data_in_mprj[121] ; wire \la_data_in_mprj[122] ; wire \la_data_in_mprj[123] ; wire \la_data_in_mprj[124] ; wire \la_data_in_mprj[125] ; wire \la_data_in_mprj[126] ; wire \la_data_in_mprj[127] ; wire \la_data_in_mprj[12] ; wire \la_data_in_mprj[13] ; wire \la_data_in_mprj[14] ; wire \la_data_in_mprj[15] ; wire \la_data_in_mprj[16] ; wire \la_data_in_mprj[17] ; wire \la_data_in_mprj[18] ; wire \la_data_in_mprj[19] ; wire \la_data_in_mprj[1] ; wire \la_data_in_mprj[20] ; wire \la_data_in_mprj[21] ; wire \la_data_in_mprj[22] ; wire \la_data_in_mprj[23] ; wire \la_data_in_mprj[24] ; wire \la_data_in_mprj[25] ; wire \la_data_in_mprj[26] ; wire \la_data_in_mprj[27] ; wire \la_data_in_mprj[28] ; wire \la_data_in_mprj[29] ; wire \la_data_in_mprj[2] ; wire \la_data_in_mprj[30] ; wire \la_data_in_mprj[31] ; wire \la_data_in_mprj[32] ; wire \la_data_in_mprj[33] ; wire \la_data_in_mprj[34] ; wire \la_data_in_mprj[35] ; wire \la_data_in_mprj[36] ; wire \la_data_in_mprj[37] ; wire \la_data_in_mprj[38] ; wire \la_data_in_mprj[39] ; wire \la_data_in_mprj[3] ; wire \la_data_in_mprj[40] ; wire \la_data_in_mprj[41] ; wire \la_data_in_mprj[42] ; wire \la_data_in_mprj[43] ; wire \la_data_in_mprj[44] ; wire \la_data_in_mprj[45] ; wire \la_data_in_mprj[46] ; wire \la_data_in_mprj[47] ; wire \la_data_in_mprj[48] ; wire \la_data_in_mprj[49] ; wire \la_data_in_mprj[4] ; wire \la_data_in_mprj[50] ; wire \la_data_in_mprj[51] ; wire \la_data_in_mprj[52] ; wire \la_data_in_mprj[53] ; wire \la_data_in_mprj[54] ; wire \la_data_in_mprj[55] ; wire \la_data_in_mprj[56] ; wire \la_data_in_mprj[57] ; wire \la_data_in_mprj[58] ; wire \la_data_in_mprj[59] ; wire \la_data_in_mprj[5] ; wire \la_data_in_mprj[60] ; wire \la_data_in_mprj[61] ; wire \la_data_in_mprj[62] ; wire \la_data_in_mprj[63] ; wire \la_data_in_mprj[64] ; wire \la_data_in_mprj[65] ; wire \la_data_in_mprj[66] ; wire \la_data_in_mprj[67] ; wire \la_data_in_mprj[68] ; wire \la_data_in_mprj[69] ; wire \la_data_in_mprj[6] ; wire \la_data_in_mprj[70] ; wire \la_data_in_mprj[71] ; wire \la_data_in_mprj[72] ; wire \la_data_in_mprj[73] ; wire \la_data_in_mprj[74] ; wire \la_data_in_mprj[75] ; wire \la_data_in_mprj[76] ; wire \la_data_in_mprj[77] ; wire \la_data_in_mprj[78] ; wire \la_data_in_mprj[79] ; wire \la_data_in_mprj[7] ; wire \la_data_in_mprj[80] ; wire \la_data_in_mprj[81] ; wire \la_data_in_mprj[82] ; wire \la_data_in_mprj[83] ; wire \la_data_in_mprj[84] ; wire \la_data_in_mprj[85] ; wire \la_data_in_mprj[86] ; wire \la_data_in_mprj[87] ; wire \la_data_in_mprj[88] ; wire \la_data_in_mprj[89] ; wire \la_data_in_mprj[8] ; wire \la_data_in_mprj[90] ; wire \la_data_in_mprj[91] ; wire \la_data_in_mprj[92] ; wire \la_data_in_mprj[93] ; wire \la_data_in_mprj[94] ; wire \la_data_in_mprj[95] ; wire \la_data_in_mprj[96] ; wire \la_data_in_mprj[97] ; wire \la_data_in_mprj[98] ; wire \la_data_in_mprj[99] ; wire \la_data_in_mprj[9] ; wire \la_data_in_user[0] ; wire \la_data_in_user[100] ; wire \la_data_in_user[101] ; wire \la_data_in_user[102] ; wire \la_data_in_user[103] ; wire \la_data_in_user[104] ; wire \la_data_in_user[105] ; wire \la_data_in_user[106] ; wire \la_data_in_user[107] ; wire \la_data_in_user[108] ; wire \la_data_in_user[109] ; wire \la_data_in_user[10] ; wire \la_data_in_user[110] ; wire \la_data_in_user[111] ; wire \la_data_in_user[112] ; wire \la_data_in_user[113] ; wire \la_data_in_user[114] ; wire \la_data_in_user[115] ; wire \la_data_in_user[116] ; wire \la_data_in_user[117] ; wire \la_data_in_user[118] ; wire \la_data_in_user[119] ; wire \la_data_in_user[11] ; wire \la_data_in_user[120] ; wire \la_data_in_user[121] ; wire \la_data_in_user[122] ; wire \la_data_in_user[123] ; wire \la_data_in_user[124] ; wire \la_data_in_user[125] ; wire \la_data_in_user[126] ; wire \la_data_in_user[127] ; wire \la_data_in_user[12] ; wire \la_data_in_user[13] ; wire \la_data_in_user[14] ; wire \la_data_in_user[15] ; wire \la_data_in_user[16] ; wire \la_data_in_user[17] ; wire \la_data_in_user[18] ; wire \la_data_in_user[19] ; wire \la_data_in_user[1] ; wire \la_data_in_user[20] ; wire \la_data_in_user[21] ; wire \la_data_in_user[22] ; wire \la_data_in_user[23] ; wire \la_data_in_user[24] ; wire \la_data_in_user[25] ; wire \la_data_in_user[26] ; wire \la_data_in_user[27] ; wire \la_data_in_user[28] ; wire \la_data_in_user[29] ; wire \la_data_in_user[2] ; wire \la_data_in_user[30] ; wire \la_data_in_user[31] ; wire \la_data_in_user[32] ; wire \la_data_in_user[33] ; wire \la_data_in_user[34] ; wire \la_data_in_user[35] ; wire \la_data_in_user[36] ; wire \la_data_in_user[37] ; wire \la_data_in_user[38] ; wire \la_data_in_user[39] ; wire \la_data_in_user[3] ; wire \la_data_in_user[40] ; wire \la_data_in_user[41] ; wire \la_data_in_user[42] ; wire \la_data_in_user[43] ; wire \la_data_in_user[44] ; wire \la_data_in_user[45] ; wire \la_data_in_user[46] ; wire \la_data_in_user[47] ; wire \la_data_in_user[48] ; wire \la_data_in_user[49] ; wire \la_data_in_user[4] ; wire \la_data_in_user[50] ; wire \la_data_in_user[51] ; wire \la_data_in_user[52] ; wire \la_data_in_user[53] ; wire \la_data_in_user[54] ; wire \la_data_in_user[55] ; wire \la_data_in_user[56] ; wire \la_data_in_user[57] ; wire \la_data_in_user[58] ; wire \la_data_in_user[59] ; wire \la_data_in_user[5] ; wire \la_data_in_user[60] ; wire \la_data_in_user[61] ; wire \la_data_in_user[62] ; wire \la_data_in_user[63] ; wire \la_data_in_user[64] ; wire \la_data_in_user[65] ; wire \la_data_in_user[66] ; wire \la_data_in_user[67] ; wire \la_data_in_user[68] ; wire \la_data_in_user[69] ; wire \la_data_in_user[6] ; wire \la_data_in_user[70] ; wire \la_data_in_user[71] ; wire \la_data_in_user[72] ; wire \la_data_in_user[73] ; wire \la_data_in_user[74] ; wire \la_data_in_user[75] ; wire \la_data_in_user[76] ; wire \la_data_in_user[77] ; wire \la_data_in_user[78] ; wire \la_data_in_user[79] ; wire \la_data_in_user[7] ; wire \la_data_in_user[80] ; wire \la_data_in_user[81] ; wire \la_data_in_user[82] ; wire \la_data_in_user[83] ; wire \la_data_in_user[84] ; wire \la_data_in_user[85] ; wire \la_data_in_user[86] ; wire \la_data_in_user[87] ; wire \la_data_in_user[88] ; wire \la_data_in_user[89] ; wire \la_data_in_user[8] ; wire \la_data_in_user[90] ; wire \la_data_in_user[91] ; wire \la_data_in_user[92] ; wire \la_data_in_user[93] ; wire \la_data_in_user[94] ; wire \la_data_in_user[95] ; wire \la_data_in_user[96] ; wire \la_data_in_user[97] ; wire \la_data_in_user[98] ; wire \la_data_in_user[99] ; wire \la_data_in_user[9] ; wire \la_data_out_mprj[0] ; wire \la_data_out_mprj[100] ; wire \la_data_out_mprj[101] ; wire \la_data_out_mprj[102] ; wire \la_data_out_mprj[103] ; wire \la_data_out_mprj[104] ; wire \la_data_out_mprj[105] ; wire \la_data_out_mprj[106] ; wire \la_data_out_mprj[107] ; wire \la_data_out_mprj[108] ; wire \la_data_out_mprj[109] ; wire \la_data_out_mprj[10] ; wire \la_data_out_mprj[110] ; wire \la_data_out_mprj[111] ; wire \la_data_out_mprj[112] ; wire \la_data_out_mprj[113] ; wire \la_data_out_mprj[114] ; wire \la_data_out_mprj[115] ; wire \la_data_out_mprj[116] ; wire \la_data_out_mprj[117] ; wire \la_data_out_mprj[118] ; wire \la_data_out_mprj[119] ; wire \la_data_out_mprj[11] ; wire \la_data_out_mprj[120] ; wire \la_data_out_mprj[121] ; wire \la_data_out_mprj[122] ; wire \la_data_out_mprj[123] ; wire \la_data_out_mprj[124] ; wire \la_data_out_mprj[125] ; wire \la_data_out_mprj[126] ; wire \la_data_out_mprj[127] ; wire \la_data_out_mprj[12] ; wire \la_data_out_mprj[13] ; wire \la_data_out_mprj[14] ; wire \la_data_out_mprj[15] ; wire \la_data_out_mprj[16] ; wire \la_data_out_mprj[17] ; wire \la_data_out_mprj[18] ; wire \la_data_out_mprj[19] ; wire \la_data_out_mprj[1] ; wire \la_data_out_mprj[20] ; wire \la_data_out_mprj[21] ; wire \la_data_out_mprj[22] ; wire \la_data_out_mprj[23] ; wire \la_data_out_mprj[24] ; wire \la_data_out_mprj[25] ; wire \la_data_out_mprj[26] ; wire \la_data_out_mprj[27] ; wire \la_data_out_mprj[28] ; wire \la_data_out_mprj[29] ; wire \la_data_out_mprj[2] ; wire \la_data_out_mprj[30] ; wire \la_data_out_mprj[31] ; wire \la_data_out_mprj[32] ; wire \la_data_out_mprj[33] ; wire \la_data_out_mprj[34] ; wire \la_data_out_mprj[35] ; wire \la_data_out_mprj[36] ; wire \la_data_out_mprj[37] ; wire \la_data_out_mprj[38] ; wire \la_data_out_mprj[39] ; wire \la_data_out_mprj[3] ; wire \la_data_out_mprj[40] ; wire \la_data_out_mprj[41] ; wire \la_data_out_mprj[42] ; wire \la_data_out_mprj[43] ; wire \la_data_out_mprj[44] ; wire \la_data_out_mprj[45] ; wire \la_data_out_mprj[46] ; wire \la_data_out_mprj[47] ; wire \la_data_out_mprj[48] ; wire \la_data_out_mprj[49] ; wire \la_data_out_mprj[4] ; wire \la_data_out_mprj[50] ; wire \la_data_out_mprj[51] ; wire \la_data_out_mprj[52] ; wire \la_data_out_mprj[53] ; wire \la_data_out_mprj[54] ; wire \la_data_out_mprj[55] ; wire \la_data_out_mprj[56] ; wire \la_data_out_mprj[57] ; wire \la_data_out_mprj[58] ; wire \la_data_out_mprj[59] ; wire \la_data_out_mprj[5] ; wire \la_data_out_mprj[60] ; wire \la_data_out_mprj[61] ; wire \la_data_out_mprj[62] ; wire \la_data_out_mprj[63] ; wire \la_data_out_mprj[64] ; wire \la_data_out_mprj[65] ; wire \la_data_out_mprj[66] ; wire \la_data_out_mprj[67] ; wire \la_data_out_mprj[68] ; wire \la_data_out_mprj[69] ; wire \la_data_out_mprj[6] ; wire \la_data_out_mprj[70] ; wire \la_data_out_mprj[71] ; wire \la_data_out_mprj[72] ; wire \la_data_out_mprj[73] ; wire \la_data_out_mprj[74] ; wire \la_data_out_mprj[75] ; wire \la_data_out_mprj[76] ; wire \la_data_out_mprj[77] ; wire \la_data_out_mprj[78] ; wire \la_data_out_mprj[79] ; wire \la_data_out_mprj[7] ; wire \la_data_out_mprj[80] ; wire \la_data_out_mprj[81] ; wire \la_data_out_mprj[82] ; wire \la_data_out_mprj[83] ; wire \la_data_out_mprj[84] ; wire \la_data_out_mprj[85] ; wire \la_data_out_mprj[86] ; wire \la_data_out_mprj[87] ; wire \la_data_out_mprj[88] ; wire \la_data_out_mprj[89] ; wire \la_data_out_mprj[8] ; wire \la_data_out_mprj[90] ; wire \la_data_out_mprj[91] ; wire \la_data_out_mprj[92] ; wire \la_data_out_mprj[93] ; wire \la_data_out_mprj[94] ; wire \la_data_out_mprj[95] ; wire \la_data_out_mprj[96] ; wire \la_data_out_mprj[97] ; wire \la_data_out_mprj[98] ; wire \la_data_out_mprj[99] ; wire \la_data_out_mprj[9] ; wire \la_data_out_user[0] ; wire \la_data_out_user[100] ; wire \la_data_out_user[101] ; wire \la_data_out_user[102] ; wire \la_data_out_user[103] ; wire \la_data_out_user[104] ; wire \la_data_out_user[105] ; wire \la_data_out_user[106] ; wire \la_data_out_user[107] ; wire \la_data_out_user[108] ; wire \la_data_out_user[109] ; wire \la_data_out_user[10] ; wire \la_data_out_user[110] ; wire \la_data_out_user[111] ; wire \la_data_out_user[112] ; wire \la_data_out_user[113] ; wire \la_data_out_user[114] ; wire \la_data_out_user[115] ; wire \la_data_out_user[116] ; wire \la_data_out_user[117] ; wire \la_data_out_user[118] ; wire \la_data_out_user[119] ; wire \la_data_out_user[11] ; wire \la_data_out_user[120] ; wire \la_data_out_user[121] ; wire \la_data_out_user[122] ; wire \la_data_out_user[123] ; wire \la_data_out_user[124] ; wire \la_data_out_user[125] ; wire \la_data_out_user[126] ; wire \la_data_out_user[127] ; wire \la_data_out_user[12] ; wire \la_data_out_user[13] ; wire \la_data_out_user[14] ; wire \la_data_out_user[15] ; wire \la_data_out_user[16] ; wire \la_data_out_user[17] ; wire \la_data_out_user[18] ; wire \la_data_out_user[19] ; wire \la_data_out_user[1] ; wire \la_data_out_user[20] ; wire \la_data_out_user[21] ; wire \la_data_out_user[22] ; wire \la_data_out_user[23] ; wire \la_data_out_user[24] ; wire \la_data_out_user[25] ; wire \la_data_out_user[26] ; wire \la_data_out_user[27] ; wire \la_data_out_user[28] ; wire \la_data_out_user[29] ; wire \la_data_out_user[2] ; wire \la_data_out_user[30] ; wire \la_data_out_user[31] ; wire \la_data_out_user[32] ; wire \la_data_out_user[33] ; wire \la_data_out_user[34] ; wire \la_data_out_user[35] ; wire \la_data_out_user[36] ; wire \la_data_out_user[37] ; wire \la_data_out_user[38] ; wire \la_data_out_user[39] ; wire \la_data_out_user[3] ; wire \la_data_out_user[40] ; wire \la_data_out_user[41] ; wire \la_data_out_user[42] ; wire \la_data_out_user[43] ; wire \la_data_out_user[44] ; wire \la_data_out_user[45] ; wire \la_data_out_user[46] ; wire \la_data_out_user[47] ; wire \la_data_out_user[48] ; wire \la_data_out_user[49] ; wire \la_data_out_user[4] ; wire \la_data_out_user[50] ; wire \la_data_out_user[51] ; wire \la_data_out_user[52] ; wire \la_data_out_user[53] ; wire \la_data_out_user[54] ; wire \la_data_out_user[55] ; wire \la_data_out_user[56] ; wire \la_data_out_user[57] ; wire \la_data_out_user[58] ; wire \la_data_out_user[59] ; wire \la_data_out_user[5] ; wire \la_data_out_user[60] ; wire \la_data_out_user[61] ; wire \la_data_out_user[62] ; wire \la_data_out_user[63] ; wire \la_data_out_user[64] ; wire \la_data_out_user[65] ; wire \la_data_out_user[66] ; wire \la_data_out_user[67] ; wire \la_data_out_user[68] ; wire \la_data_out_user[69] ; wire \la_data_out_user[6] ; wire \la_data_out_user[70] ; wire \la_data_out_user[71] ; wire \la_data_out_user[72] ; wire \la_data_out_user[73] ; wire \la_data_out_user[74] ; wire \la_data_out_user[75] ; wire \la_data_out_user[76] ; wire \la_data_out_user[77] ; wire \la_data_out_user[78] ; wire \la_data_out_user[79] ; wire \la_data_out_user[7] ; wire \la_data_out_user[80] ; wire \la_data_out_user[81] ; wire \la_data_out_user[82] ; wire \la_data_out_user[83] ; wire \la_data_out_user[84] ; wire \la_data_out_user[85] ; wire \la_data_out_user[86] ; wire \la_data_out_user[87] ; wire \la_data_out_user[88] ; wire \la_data_out_user[89] ; wire \la_data_out_user[8] ; wire \la_data_out_user[90] ; wire \la_data_out_user[91] ; wire \la_data_out_user[92] ; wire \la_data_out_user[93] ; wire \la_data_out_user[94] ; wire \la_data_out_user[95] ; wire \la_data_out_user[96] ; wire \la_data_out_user[97] ; wire \la_data_out_user[98] ; wire \la_data_out_user[99] ; wire \la_data_out_user[9] ; wire \la_iena_mprj[0] ; wire \la_iena_mprj[100] ; wire \la_iena_mprj[101] ; wire \la_iena_mprj[102] ; wire \la_iena_mprj[103] ; wire \la_iena_mprj[104] ; wire \la_iena_mprj[105] ; wire \la_iena_mprj[106] ; wire \la_iena_mprj[107] ; wire \la_iena_mprj[108] ; wire \la_iena_mprj[109] ; wire \la_iena_mprj[10] ; wire \la_iena_mprj[110] ; wire \la_iena_mprj[111] ; wire \la_iena_mprj[112] ; wire \la_iena_mprj[113] ; wire \la_iena_mprj[114] ; wire \la_iena_mprj[115] ; wire \la_iena_mprj[116] ; wire \la_iena_mprj[117] ; wire \la_iena_mprj[118] ; wire \la_iena_mprj[119] ; wire \la_iena_mprj[11] ; wire \la_iena_mprj[120] ; wire \la_iena_mprj[121] ; wire \la_iena_mprj[122] ; wire \la_iena_mprj[123] ; wire \la_iena_mprj[124] ; wire \la_iena_mprj[125] ; wire \la_iena_mprj[126] ; wire \la_iena_mprj[127] ; wire \la_iena_mprj[12] ; wire \la_iena_mprj[13] ; wire \la_iena_mprj[14] ; wire \la_iena_mprj[15] ; wire \la_iena_mprj[16] ; wire \la_iena_mprj[17] ; wire \la_iena_mprj[18] ; wire \la_iena_mprj[19] ; wire \la_iena_mprj[1] ; wire \la_iena_mprj[20] ; wire \la_iena_mprj[21] ; wire \la_iena_mprj[22] ; wire \la_iena_mprj[23] ; wire \la_iena_mprj[24] ; wire \la_iena_mprj[25] ; wire \la_iena_mprj[26] ; wire \la_iena_mprj[27] ; wire \la_iena_mprj[28] ; wire \la_iena_mprj[29] ; wire \la_iena_mprj[2] ; wire \la_iena_mprj[30] ; wire \la_iena_mprj[31] ; wire \la_iena_mprj[32] ; wire \la_iena_mprj[33] ; wire \la_iena_mprj[34] ; wire \la_iena_mprj[35] ; wire \la_iena_mprj[36] ; wire \la_iena_mprj[37] ; wire \la_iena_mprj[38] ; wire \la_iena_mprj[39] ; wire \la_iena_mprj[3] ; wire \la_iena_mprj[40] ; wire \la_iena_mprj[41] ; wire \la_iena_mprj[42] ; wire \la_iena_mprj[43] ; wire \la_iena_mprj[44] ; wire \la_iena_mprj[45] ; wire \la_iena_mprj[46] ; wire \la_iena_mprj[47] ; wire \la_iena_mprj[48] ; wire \la_iena_mprj[49] ; wire \la_iena_mprj[4] ; wire \la_iena_mprj[50] ; wire \la_iena_mprj[51] ; wire \la_iena_mprj[52] ; wire \la_iena_mprj[53] ; wire \la_iena_mprj[54] ; wire \la_iena_mprj[55] ; wire \la_iena_mprj[56] ; wire \la_iena_mprj[57] ; wire \la_iena_mprj[58] ; wire \la_iena_mprj[59] ; wire \la_iena_mprj[5] ; wire \la_iena_mprj[60] ; wire \la_iena_mprj[61] ; wire \la_iena_mprj[62] ; wire \la_iena_mprj[63] ; wire \la_iena_mprj[64] ; wire \la_iena_mprj[65] ; wire \la_iena_mprj[66] ; wire \la_iena_mprj[67] ; wire \la_iena_mprj[68] ; wire \la_iena_mprj[69] ; wire \la_iena_mprj[6] ; wire \la_iena_mprj[70] ; wire \la_iena_mprj[71] ; wire \la_iena_mprj[72] ; wire \la_iena_mprj[73] ; wire \la_iena_mprj[74] ; wire \la_iena_mprj[75] ; wire \la_iena_mprj[76] ; wire \la_iena_mprj[77] ; wire \la_iena_mprj[78] ; wire \la_iena_mprj[79] ; wire \la_iena_mprj[7] ; wire \la_iena_mprj[80] ; wire \la_iena_mprj[81] ; wire \la_iena_mprj[82] ; wire \la_iena_mprj[83] ; wire \la_iena_mprj[84] ; wire \la_iena_mprj[85] ; wire \la_iena_mprj[86] ; wire \la_iena_mprj[87] ; wire \la_iena_mprj[88] ; wire \la_iena_mprj[89] ; wire \la_iena_mprj[8] ; wire \la_iena_mprj[90] ; wire \la_iena_mprj[91] ; wire \la_iena_mprj[92] ; wire \la_iena_mprj[93] ; wire \la_iena_mprj[94] ; wire \la_iena_mprj[95] ; wire \la_iena_mprj[96] ; wire \la_iena_mprj[97] ; wire \la_iena_mprj[98] ; wire \la_iena_mprj[99] ; wire \la_iena_mprj[9] ; wire \la_oenb_mprj[0] ; wire \la_oenb_mprj[100] ; wire \la_oenb_mprj[101] ; wire \la_oenb_mprj[102] ; wire \la_oenb_mprj[103] ; wire \la_oenb_mprj[104] ; wire \la_oenb_mprj[105] ; wire \la_oenb_mprj[106] ; wire \la_oenb_mprj[107] ; wire \la_oenb_mprj[108] ; wire \la_oenb_mprj[109] ; wire \la_oenb_mprj[10] ; wire \la_oenb_mprj[110] ; wire \la_oenb_mprj[111] ; wire \la_oenb_mprj[112] ; wire \la_oenb_mprj[113] ; wire \la_oenb_mprj[114] ; wire \la_oenb_mprj[115] ; wire \la_oenb_mprj[116] ; wire \la_oenb_mprj[117] ; wire \la_oenb_mprj[118] ; wire \la_oenb_mprj[119] ; wire \la_oenb_mprj[11] ; wire \la_oenb_mprj[120] ; wire \la_oenb_mprj[121] ; wire \la_oenb_mprj[122] ; wire \la_oenb_mprj[123] ; wire \la_oenb_mprj[124] ; wire \la_oenb_mprj[125] ; wire \la_oenb_mprj[126] ; wire \la_oenb_mprj[127] ; wire \la_oenb_mprj[12] ; wire \la_oenb_mprj[13] ; wire \la_oenb_mprj[14] ; wire \la_oenb_mprj[15] ; wire \la_oenb_mprj[16] ; wire \la_oenb_mprj[17] ; wire \la_oenb_mprj[18] ; wire \la_oenb_mprj[19] ; wire \la_oenb_mprj[1] ; wire \la_oenb_mprj[20] ; wire \la_oenb_mprj[21] ; wire \la_oenb_mprj[22] ; wire \la_oenb_mprj[23] ; wire \la_oenb_mprj[24] ; wire \la_oenb_mprj[25] ; wire \la_oenb_mprj[26] ; wire \la_oenb_mprj[27] ; wire \la_oenb_mprj[28] ; wire \la_oenb_mprj[29] ; wire \la_oenb_mprj[2] ; wire \la_oenb_mprj[30] ; wire \la_oenb_mprj[31] ; wire \la_oenb_mprj[32] ; wire \la_oenb_mprj[33] ; wire \la_oenb_mprj[34] ; wire \la_oenb_mprj[35] ; wire \la_oenb_mprj[36] ; wire \la_oenb_mprj[37] ; wire \la_oenb_mprj[38] ; wire \la_oenb_mprj[39] ; wire \la_oenb_mprj[3] ; wire \la_oenb_mprj[40] ; wire \la_oenb_mprj[41] ; wire \la_oenb_mprj[42] ; wire \la_oenb_mprj[43] ; wire \la_oenb_mprj[44] ; wire \la_oenb_mprj[45] ; wire \la_oenb_mprj[46] ; wire \la_oenb_mprj[47] ; wire \la_oenb_mprj[48] ; wire \la_oenb_mprj[49] ; wire \la_oenb_mprj[4] ; wire \la_oenb_mprj[50] ; wire \la_oenb_mprj[51] ; wire \la_oenb_mprj[52] ; wire \la_oenb_mprj[53] ; wire \la_oenb_mprj[54] ; wire \la_oenb_mprj[55] ; wire \la_oenb_mprj[56] ; wire \la_oenb_mprj[57] ; wire \la_oenb_mprj[58] ; wire \la_oenb_mprj[59] ; wire \la_oenb_mprj[5] ; wire \la_oenb_mprj[60] ; wire \la_oenb_mprj[61] ; wire \la_oenb_mprj[62] ; wire \la_oenb_mprj[63] ; wire \la_oenb_mprj[64] ; wire \la_oenb_mprj[65] ; wire \la_oenb_mprj[66] ; wire \la_oenb_mprj[67] ; wire \la_oenb_mprj[68] ; wire \la_oenb_mprj[69] ; wire \la_oenb_mprj[6] ; wire \la_oenb_mprj[70] ; wire \la_oenb_mprj[71] ; wire \la_oenb_mprj[72] ; wire \la_oenb_mprj[73] ; wire \la_oenb_mprj[74] ; wire \la_oenb_mprj[75] ; wire \la_oenb_mprj[76] ; wire \la_oenb_mprj[77] ; wire \la_oenb_mprj[78] ; wire \la_oenb_mprj[79] ; wire \la_oenb_mprj[7] ; wire \la_oenb_mprj[80] ; wire \la_oenb_mprj[81] ; wire \la_oenb_mprj[82] ; wire \la_oenb_mprj[83] ; wire \la_oenb_mprj[84] ; wire \la_oenb_mprj[85] ; wire \la_oenb_mprj[86] ; wire \la_oenb_mprj[87] ; wire \la_oenb_mprj[88] ; wire \la_oenb_mprj[89] ; wire \la_oenb_mprj[8] ; wire \la_oenb_mprj[90] ; wire \la_oenb_mprj[91] ; wire \la_oenb_mprj[92] ; wire \la_oenb_mprj[93] ; wire \la_oenb_mprj[94] ; wire \la_oenb_mprj[95] ; wire \la_oenb_mprj[96] ; wire \la_oenb_mprj[97] ; wire \la_oenb_mprj[98] ; wire \la_oenb_mprj[99] ; wire \la_oenb_mprj[9] ; wire \la_oenb_user[0] ; wire \la_oenb_user[100] ; wire \la_oenb_user[101] ; wire \la_oenb_user[102] ; wire \la_oenb_user[103] ; wire \la_oenb_user[104] ; wire \la_oenb_user[105] ; wire \la_oenb_user[106] ; wire \la_oenb_user[107] ; wire \la_oenb_user[108] ; wire \la_oenb_user[109] ; wire \la_oenb_user[10] ; wire \la_oenb_user[110] ; wire \la_oenb_user[111] ; wire \la_oenb_user[112] ; wire \la_oenb_user[113] ; wire \la_oenb_user[114] ; wire \la_oenb_user[115] ; wire \la_oenb_user[116] ; wire \la_oenb_user[117] ; wire \la_oenb_user[118] ; wire \la_oenb_user[119] ; wire \la_oenb_user[11] ; wire \la_oenb_user[120] ; wire \la_oenb_user[121] ; wire \la_oenb_user[122] ; wire \la_oenb_user[123] ; wire \la_oenb_user[124] ; wire \la_oenb_user[125] ; wire \la_oenb_user[126] ; wire \la_oenb_user[127] ; wire \la_oenb_user[12] ; wire \la_oenb_user[13] ; wire \la_oenb_user[14] ; wire \la_oenb_user[15] ; wire \la_oenb_user[16] ; wire \la_oenb_user[17] ; wire \la_oenb_user[18] ; wire \la_oenb_user[19] ; wire \la_oenb_user[1] ; wire \la_oenb_user[20] ; wire \la_oenb_user[21] ; wire \la_oenb_user[22] ; wire \la_oenb_user[23] ; wire \la_oenb_user[24] ; wire \la_oenb_user[25] ; wire \la_oenb_user[26] ; wire \la_oenb_user[27] ; wire \la_oenb_user[28] ; wire \la_oenb_user[29] ; wire \la_oenb_user[2] ; wire \la_oenb_user[30] ; wire \la_oenb_user[31] ; wire \la_oenb_user[32] ; wire \la_oenb_user[33] ; wire \la_oenb_user[34] ; wire \la_oenb_user[35] ; wire \la_oenb_user[36] ; wire \la_oenb_user[37] ; wire \la_oenb_user[38] ; wire \la_oenb_user[39] ; wire \la_oenb_user[3] ; wire \la_oenb_user[40] ; wire \la_oenb_user[41] ; wire \la_oenb_user[42] ; wire \la_oenb_user[43] ; wire \la_oenb_user[44] ; wire \la_oenb_user[45] ; wire \la_oenb_user[46] ; wire \la_oenb_user[47] ; wire \la_oenb_user[48] ; wire \la_oenb_user[49] ; wire \la_oenb_user[4] ; wire \la_oenb_user[50] ; wire \la_oenb_user[51] ; wire \la_oenb_user[52] ; wire \la_oenb_user[53] ; wire \la_oenb_user[54] ; wire \la_oenb_user[55] ; wire \la_oenb_user[56] ; wire \la_oenb_user[57] ; wire \la_oenb_user[58] ; wire \la_oenb_user[59] ; wire \la_oenb_user[5] ; wire \la_oenb_user[60] ; wire \la_oenb_user[61] ; wire \la_oenb_user[62] ; wire \la_oenb_user[63] ; wire \la_oenb_user[64] ; wire \la_oenb_user[65] ; wire \la_oenb_user[66] ; wire \la_oenb_user[67] ; wire \la_oenb_user[68] ; wire \la_oenb_user[69] ; wire \la_oenb_user[6] ; wire \la_oenb_user[70] ; wire \la_oenb_user[71] ; wire \la_oenb_user[72] ; wire \la_oenb_user[73] ; wire \la_oenb_user[74] ; wire \la_oenb_user[75] ; wire \la_oenb_user[76] ; wire \la_oenb_user[77] ; wire \la_oenb_user[78] ; wire \la_oenb_user[79] ; wire \la_oenb_user[7] ; wire \la_oenb_user[80] ; wire \la_oenb_user[81] ; wire \la_oenb_user[82] ; wire \la_oenb_user[83] ; wire \la_oenb_user[84] ; wire \la_oenb_user[85] ; wire \la_oenb_user[86] ; wire \la_oenb_user[87] ; wire \la_oenb_user[88] ; wire \la_oenb_user[89] ; wire \la_oenb_user[8] ; wire \la_oenb_user[90] ; wire \la_oenb_user[91] ; wire \la_oenb_user[92] ; wire \la_oenb_user[93] ; wire \la_oenb_user[94] ; wire \la_oenb_user[95] ; wire \la_oenb_user[96] ; wire \la_oenb_user[97] ; wire \la_oenb_user[98] ; wire \la_oenb_user[99] ; wire \la_oenb_user[9] ; wire \mask_rev[0] ; wire \mask_rev[10] ; wire \mask_rev[11] ; wire \mask_rev[12] ; wire \mask_rev[13] ; wire \mask_rev[14] ; wire \mask_rev[15] ; wire \mask_rev[16] ; wire \mask_rev[17] ; wire \mask_rev[18] ; wire \mask_rev[19] ; wire \mask_rev[1] ; wire \mask_rev[20] ; wire \mask_rev[21] ; wire \mask_rev[22] ; wire \mask_rev[23] ; wire \mask_rev[24] ; wire \mask_rev[25] ; wire \mask_rev[26] ; wire \mask_rev[27] ; wire \mask_rev[28] ; wire \mask_rev[29] ; wire \mask_rev[2] ; wire \mask_rev[30] ; wire \mask_rev[31] ; wire \mask_rev[3] ; wire \mask_rev[4] ; wire \mask_rev[5] ; wire \mask_rev[6] ; wire \mask_rev[7] ; wire \mask_rev[8] ; wire \mask_rev[9] ; wire \mgmt_io_in[0] ; wire \mgmt_io_in[10] ; wire \mgmt_io_in[11] ; wire \mgmt_io_in[12] ; wire \mgmt_io_in[13] ; wire \mgmt_io_in[14] ; wire \mgmt_io_in[15] ; wire \mgmt_io_in[16] ; wire \mgmt_io_in[17] ; wire \mgmt_io_in[18] ; wire \mgmt_io_in[19] ; wire \mgmt_io_in[1] ; wire \mgmt_io_in[20] ; wire \mgmt_io_in[21] ; wire \mgmt_io_in[22] ; wire \mgmt_io_in[23] ; wire \mgmt_io_in[24] ; wire \mgmt_io_in[25] ; wire \mgmt_io_in[26] ; wire \mgmt_io_in[27] ; wire \mgmt_io_in[28] ; wire \mgmt_io_in[29] ; wire \mgmt_io_in[2] ; wire \mgmt_io_in[30] ; wire \mgmt_io_in[31] ; wire \mgmt_io_in[32] ; wire \mgmt_io_in[33] ; wire \mgmt_io_in[34] ; wire \mgmt_io_in[35] ; wire \mgmt_io_in[36] ; wire \mgmt_io_in[37] ; wire \mgmt_io_in[3] ; wire \mgmt_io_in[4] ; wire \mgmt_io_in[5] ; wire \mgmt_io_in[6] ; wire \mgmt_io_in[7] ; wire \mgmt_io_in[8] ; wire \mgmt_io_in[9] ; wire \mgmt_io_nc[0] ; wire \mgmt_io_nc[10] ; wire \mgmt_io_nc[11] ; wire \mgmt_io_nc[12] ; wire \mgmt_io_nc[13] ; wire \mgmt_io_nc[14] ; wire \mgmt_io_nc[15] ; wire \mgmt_io_nc[16] ; wire \mgmt_io_nc[17] ; wire \mgmt_io_nc[18] ; wire \mgmt_io_nc[19] ; wire \mgmt_io_nc[1] ; wire \mgmt_io_nc[20] ; wire \mgmt_io_nc[21] ; wire \mgmt_io_nc[22] ; wire \mgmt_io_nc[23] ; wire \mgmt_io_nc[24] ; wire \mgmt_io_nc[25] ; wire \mgmt_io_nc[26] ; wire \mgmt_io_nc[27] ; wire \mgmt_io_nc[28] ; wire \mgmt_io_nc[29] ; wire \mgmt_io_nc[2] ; wire \mgmt_io_nc[30] ; wire \mgmt_io_nc[31] ; wire \mgmt_io_nc[32] ; wire \mgmt_io_nc[33] ; wire \mgmt_io_nc[34] ; wire \mgmt_io_nc[35] ; wire \mgmt_io_nc[36] ; wire \mgmt_io_nc[37] ; wire \mgmt_io_nc[3] ; wire \mgmt_io_nc[4] ; wire \mgmt_io_nc[5] ; wire \mgmt_io_nc[6] ; wire \mgmt_io_nc[7] ; wire \mgmt_io_nc[8] ; wire \mgmt_io_nc[9] ; wire \mgmt_io_oeb[0] ; wire \mgmt_io_oeb[1] ; wire \mgmt_io_oeb[2] ; wire \mgmt_io_oeb[3] ; wire \mgmt_io_oeb[4] ; wire \mgmt_io_out[0] ; wire \mgmt_io_out[1] ; wire \mgmt_io_out[2] ; wire \mgmt_io_out[3] ; wire \mgmt_io_out[4] ; wire mprj2_vcc_pwrgood; wire mprj2_vdd_pwrgood; wire mprj_ack_i_core; wire mprj_ack_i_user; wire \mprj_adr_o_core[0] ; wire \mprj_adr_o_core[10] ; wire \mprj_adr_o_core[11] ; wire \mprj_adr_o_core[12] ; wire \mprj_adr_o_core[13] ; wire \mprj_adr_o_core[14] ; wire \mprj_adr_o_core[15] ; wire \mprj_adr_o_core[16] ; wire \mprj_adr_o_core[17] ; wire \mprj_adr_o_core[18] ; wire \mprj_adr_o_core[19] ; wire \mprj_adr_o_core[1] ; wire \mprj_adr_o_core[20] ; wire \mprj_adr_o_core[21] ; wire \mprj_adr_o_core[22] ; wire \mprj_adr_o_core[23] ; wire \mprj_adr_o_core[24] ; wire \mprj_adr_o_core[25] ; wire \mprj_adr_o_core[26] ; wire \mprj_adr_o_core[27] ; wire \mprj_adr_o_core[28] ; wire \mprj_adr_o_core[29] ; wire \mprj_adr_o_core[2] ; wire \mprj_adr_o_core[30] ; wire \mprj_adr_o_core[31] ; wire \mprj_adr_o_core[3] ; wire \mprj_adr_o_core[4] ; wire \mprj_adr_o_core[5] ; wire \mprj_adr_o_core[6] ; wire \mprj_adr_o_core[7] ; wire \mprj_adr_o_core[8] ; wire \mprj_adr_o_core[9] ; wire \mprj_adr_o_user[0] ; wire \mprj_adr_o_user[10] ; wire \mprj_adr_o_user[11] ; wire \mprj_adr_o_user[12] ; wire \mprj_adr_o_user[13] ; wire \mprj_adr_o_user[14] ; wire \mprj_adr_o_user[15] ; wire \mprj_adr_o_user[16] ; wire \mprj_adr_o_user[17] ; wire \mprj_adr_o_user[18] ; wire \mprj_adr_o_user[19] ; wire \mprj_adr_o_user[1] ; wire \mprj_adr_o_user[20] ; wire \mprj_adr_o_user[21] ; wire \mprj_adr_o_user[22] ; wire \mprj_adr_o_user[23] ; wire \mprj_adr_o_user[24] ; wire \mprj_adr_o_user[25] ; wire \mprj_adr_o_user[26] ; wire \mprj_adr_o_user[27] ; wire \mprj_adr_o_user[28] ; wire \mprj_adr_o_user[29] ; wire \mprj_adr_o_user[2] ; wire \mprj_adr_o_user[30] ; wire \mprj_adr_o_user[31] ; wire \mprj_adr_o_user[3] ; wire \mprj_adr_o_user[4] ; wire \mprj_adr_o_user[5] ; wire \mprj_adr_o_user[6] ; wire \mprj_adr_o_user[7] ; wire \mprj_adr_o_user[8] ; wire \mprj_adr_o_user[9] ; wire mprj_clock; wire mprj_clock2; wire mprj_cyc_o_core; wire mprj_cyc_o_user; wire \mprj_dat_i_core[0] ; wire \mprj_dat_i_core[10] ; wire \mprj_dat_i_core[11] ; wire \mprj_dat_i_core[12] ; wire \mprj_dat_i_core[13] ; wire \mprj_dat_i_core[14] ; wire \mprj_dat_i_core[15] ; wire \mprj_dat_i_core[16] ; wire \mprj_dat_i_core[17] ; wire \mprj_dat_i_core[18] ; wire \mprj_dat_i_core[19] ; wire \mprj_dat_i_core[1] ; wire \mprj_dat_i_core[20] ; wire \mprj_dat_i_core[21] ; wire \mprj_dat_i_core[22] ; wire \mprj_dat_i_core[23] ; wire \mprj_dat_i_core[24] ; wire \mprj_dat_i_core[25] ; wire \mprj_dat_i_core[26] ; wire \mprj_dat_i_core[27] ; wire \mprj_dat_i_core[28] ; wire \mprj_dat_i_core[29] ; wire \mprj_dat_i_core[2] ; wire \mprj_dat_i_core[30] ; wire \mprj_dat_i_core[31] ; wire \mprj_dat_i_core[3] ; wire \mprj_dat_i_core[4] ; wire \mprj_dat_i_core[5] ; wire \mprj_dat_i_core[6] ; wire \mprj_dat_i_core[7] ; wire \mprj_dat_i_core[8] ; wire \mprj_dat_i_core[9] ; wire \mprj_dat_i_user[0] ; wire \mprj_dat_i_user[10] ; wire \mprj_dat_i_user[11] ; wire \mprj_dat_i_user[12] ; wire \mprj_dat_i_user[13] ; wire \mprj_dat_i_user[14] ; wire \mprj_dat_i_user[15] ; wire \mprj_dat_i_user[16] ; wire \mprj_dat_i_user[17] ; wire \mprj_dat_i_user[18] ; wire \mprj_dat_i_user[19] ; wire \mprj_dat_i_user[1] ; wire \mprj_dat_i_user[20] ; wire \mprj_dat_i_user[21] ; wire \mprj_dat_i_user[22] ; wire \mprj_dat_i_user[23] ; wire \mprj_dat_i_user[24] ; wire \mprj_dat_i_user[25] ; wire \mprj_dat_i_user[26] ; wire \mprj_dat_i_user[27] ; wire \mprj_dat_i_user[28] ; wire \mprj_dat_i_user[29] ; wire \mprj_dat_i_user[2] ; wire \mprj_dat_i_user[30] ; wire \mprj_dat_i_user[31] ; wire \mprj_dat_i_user[3] ; wire \mprj_dat_i_user[4] ; wire \mprj_dat_i_user[5] ; wire \mprj_dat_i_user[6] ; wire \mprj_dat_i_user[7] ; wire \mprj_dat_i_user[8] ; wire \mprj_dat_i_user[9] ; wire \mprj_dat_o_core[0] ; wire \mprj_dat_o_core[10] ; wire \mprj_dat_o_core[11] ; wire \mprj_dat_o_core[12] ; wire \mprj_dat_o_core[13] ; wire \mprj_dat_o_core[14] ; wire \mprj_dat_o_core[15] ; wire \mprj_dat_o_core[16] ; wire \mprj_dat_o_core[17] ; wire \mprj_dat_o_core[18] ; wire \mprj_dat_o_core[19] ; wire \mprj_dat_o_core[1] ; wire \mprj_dat_o_core[20] ; wire \mprj_dat_o_core[21] ; wire \mprj_dat_o_core[22] ; wire \mprj_dat_o_core[23] ; wire \mprj_dat_o_core[24] ; wire \mprj_dat_o_core[25] ; wire \mprj_dat_o_core[26] ; wire \mprj_dat_o_core[27] ; wire \mprj_dat_o_core[28] ; wire \mprj_dat_o_core[29] ; wire \mprj_dat_o_core[2] ; wire \mprj_dat_o_core[30] ; wire \mprj_dat_o_core[31] ; wire \mprj_dat_o_core[3] ; wire \mprj_dat_o_core[4] ; wire \mprj_dat_o_core[5] ; wire \mprj_dat_o_core[6] ; wire \mprj_dat_o_core[7] ; wire \mprj_dat_o_core[8] ; wire \mprj_dat_o_core[9] ; wire \mprj_dat_o_user[0] ; wire \mprj_dat_o_user[10] ; wire \mprj_dat_o_user[11] ; wire \mprj_dat_o_user[12] ; wire \mprj_dat_o_user[13] ; wire \mprj_dat_o_user[14] ; wire \mprj_dat_o_user[15] ; wire \mprj_dat_o_user[16] ; wire \mprj_dat_o_user[17] ; wire \mprj_dat_o_user[18] ; wire \mprj_dat_o_user[19] ; wire \mprj_dat_o_user[1] ; wire \mprj_dat_o_user[20] ; wire \mprj_dat_o_user[21] ; wire \mprj_dat_o_user[22] ; wire \mprj_dat_o_user[23] ; wire \mprj_dat_o_user[24] ; wire \mprj_dat_o_user[25] ; wire \mprj_dat_o_user[26] ; wire \mprj_dat_o_user[27] ; wire \mprj_dat_o_user[28] ; wire \mprj_dat_o_user[29] ; wire \mprj_dat_o_user[2] ; wire \mprj_dat_o_user[30] ; wire \mprj_dat_o_user[31] ; wire \mprj_dat_o_user[3] ; wire \mprj_dat_o_user[4] ; wire \mprj_dat_o_user[5] ; wire \mprj_dat_o_user[6] ; wire \mprj_dat_o_user[7] ; wire \mprj_dat_o_user[8] ; wire \mprj_dat_o_user[9] ; wire mprj_iena_wb; inout [37:0] mprj_io; wire \mprj_io_analog_en[0] ; wire \mprj_io_analog_en[10] ; wire \mprj_io_analog_en[11] ; wire \mprj_io_analog_en[12] ; wire \mprj_io_analog_en[13] ; wire \mprj_io_analog_en[14] ; wire \mprj_io_analog_en[15] ; wire \mprj_io_analog_en[16] ; wire \mprj_io_analog_en[17] ; wire \mprj_io_analog_en[18] ; wire \mprj_io_analog_en[19] ; wire \mprj_io_analog_en[1] ; wire \mprj_io_analog_en[20] ; wire \mprj_io_analog_en[21] ; wire \mprj_io_analog_en[22] ; wire \mprj_io_analog_en[23] ; wire \mprj_io_analog_en[24] ; wire \mprj_io_analog_en[25] ; wire \mprj_io_analog_en[26] ; wire \mprj_io_analog_en[2] ; wire \mprj_io_analog_en[3] ; wire \mprj_io_analog_en[4] ; wire \mprj_io_analog_en[5] ; wire \mprj_io_analog_en[6] ; wire \mprj_io_analog_en[7] ; wire \mprj_io_analog_en[8] ; wire \mprj_io_analog_en[9] ; wire \mprj_io_analog_pol[0] ; wire \mprj_io_analog_pol[10] ; wire \mprj_io_analog_pol[11] ; wire \mprj_io_analog_pol[12] ; wire \mprj_io_analog_pol[13] ; wire \mprj_io_analog_pol[14] ; wire \mprj_io_analog_pol[15] ; wire \mprj_io_analog_pol[16] ; wire \mprj_io_analog_pol[17] ; wire \mprj_io_analog_pol[18] ; wire \mprj_io_analog_pol[19] ; wire \mprj_io_analog_pol[1] ; wire \mprj_io_analog_pol[20] ; wire \mprj_io_analog_pol[21] ; wire \mprj_io_analog_pol[22] ; wire \mprj_io_analog_pol[23] ; wire \mprj_io_analog_pol[24] ; wire \mprj_io_analog_pol[25] ; wire \mprj_io_analog_pol[26] ; wire \mprj_io_analog_pol[2] ; wire \mprj_io_analog_pol[3] ; wire \mprj_io_analog_pol[4] ; wire \mprj_io_analog_pol[5] ; wire \mprj_io_analog_pol[6] ; wire \mprj_io_analog_pol[7] ; wire \mprj_io_analog_pol[8] ; wire \mprj_io_analog_pol[9] ; wire \mprj_io_analog_sel[0] ; wire \mprj_io_analog_sel[10] ; wire \mprj_io_analog_sel[11] ; wire \mprj_io_analog_sel[12] ; wire \mprj_io_analog_sel[13] ; wire \mprj_io_analog_sel[14] ; wire \mprj_io_analog_sel[15] ; wire \mprj_io_analog_sel[16] ; wire \mprj_io_analog_sel[17] ; wire \mprj_io_analog_sel[18] ; wire \mprj_io_analog_sel[19] ; wire \mprj_io_analog_sel[1] ; wire \mprj_io_analog_sel[20] ; wire \mprj_io_analog_sel[21] ; wire \mprj_io_analog_sel[22] ; wire \mprj_io_analog_sel[23] ; wire \mprj_io_analog_sel[24] ; wire \mprj_io_analog_sel[25] ; wire \mprj_io_analog_sel[26] ; wire \mprj_io_analog_sel[2] ; wire \mprj_io_analog_sel[3] ; wire \mprj_io_analog_sel[4] ; wire \mprj_io_analog_sel[5] ; wire \mprj_io_analog_sel[6] ; wire \mprj_io_analog_sel[7] ; wire \mprj_io_analog_sel[8] ; wire \mprj_io_analog_sel[9] ; wire \mprj_io_dm[0] ; wire \mprj_io_dm[10] ; wire \mprj_io_dm[11] ; wire \mprj_io_dm[12] ; wire \mprj_io_dm[13] ; wire \mprj_io_dm[14] ; wire \mprj_io_dm[15] ; wire \mprj_io_dm[16] ; wire \mprj_io_dm[17] ; wire \mprj_io_dm[18] ; wire \mprj_io_dm[19] ; wire \mprj_io_dm[1] ; wire \mprj_io_dm[20] ; wire \mprj_io_dm[21] ; wire \mprj_io_dm[22] ; wire \mprj_io_dm[23] ; wire \mprj_io_dm[24] ; wire \mprj_io_dm[25] ; wire \mprj_io_dm[26] ; wire \mprj_io_dm[27] ; wire \mprj_io_dm[28] ; wire \mprj_io_dm[29] ; wire \mprj_io_dm[2] ; wire \mprj_io_dm[30] ; wire \mprj_io_dm[31] ; wire \mprj_io_dm[32] ; wire \mprj_io_dm[33] ; wire \mprj_io_dm[34] ; wire \mprj_io_dm[35] ; wire \mprj_io_dm[36] ; wire \mprj_io_dm[37] ; wire \mprj_io_dm[38] ; wire \mprj_io_dm[39] ; wire \mprj_io_dm[3] ; wire \mprj_io_dm[40] ; wire \mprj_io_dm[41] ; wire \mprj_io_dm[42] ; wire \mprj_io_dm[43] ; wire \mprj_io_dm[44] ; wire \mprj_io_dm[45] ; wire \mprj_io_dm[46] ; wire \mprj_io_dm[47] ; wire \mprj_io_dm[48] ; wire \mprj_io_dm[49] ; wire \mprj_io_dm[4] ; wire \mprj_io_dm[50] ; wire \mprj_io_dm[51] ; wire \mprj_io_dm[52] ; wire \mprj_io_dm[53] ; wire \mprj_io_dm[54] ; wire \mprj_io_dm[55] ; wire \mprj_io_dm[56] ; wire \mprj_io_dm[57] ; wire \mprj_io_dm[58] ; wire \mprj_io_dm[59] ; wire \mprj_io_dm[5] ; wire \mprj_io_dm[60] ; wire \mprj_io_dm[61] ; wire \mprj_io_dm[62] ; wire \mprj_io_dm[63] ; wire \mprj_io_dm[64] ; wire \mprj_io_dm[65] ; wire \mprj_io_dm[66] ; wire \mprj_io_dm[67] ; wire \mprj_io_dm[68] ; wire \mprj_io_dm[69] ; wire \mprj_io_dm[6] ; wire \mprj_io_dm[70] ; wire \mprj_io_dm[71] ; wire \mprj_io_dm[72] ; wire \mprj_io_dm[73] ; wire \mprj_io_dm[74] ; wire \mprj_io_dm[75] ; wire \mprj_io_dm[76] ; wire \mprj_io_dm[77] ; wire \mprj_io_dm[78] ; wire \mprj_io_dm[79] ; wire \mprj_io_dm[7] ; wire \mprj_io_dm[80] ; wire \mprj_io_dm[8] ; wire \mprj_io_dm[9] ; wire \mprj_io_holdover[0] ; wire \mprj_io_holdover[10] ; wire \mprj_io_holdover[11] ; wire \mprj_io_holdover[12] ; wire \mprj_io_holdover[13] ; wire \mprj_io_holdover[14] ; wire \mprj_io_holdover[15] ; wire \mprj_io_holdover[16] ; wire \mprj_io_holdover[17] ; wire \mprj_io_holdover[18] ; wire \mprj_io_holdover[19] ; wire \mprj_io_holdover[1] ; wire \mprj_io_holdover[20] ; wire \mprj_io_holdover[21] ; wire \mprj_io_holdover[22] ; wire \mprj_io_holdover[23] ; wire \mprj_io_holdover[24] ; wire \mprj_io_holdover[25] ; wire \mprj_io_holdover[26] ; wire \mprj_io_holdover[2] ; wire \mprj_io_holdover[3] ; wire \mprj_io_holdover[4] ; wire \mprj_io_holdover[5] ; wire \mprj_io_holdover[6] ; wire \mprj_io_holdover[7] ; wire \mprj_io_holdover[8] ; wire \mprj_io_holdover[9] ; wire \mprj_io_ib_mode_sel[0] ; wire \mprj_io_ib_mode_sel[10] ; wire \mprj_io_ib_mode_sel[11] ; wire \mprj_io_ib_mode_sel[12] ; wire \mprj_io_ib_mode_sel[13] ; wire \mprj_io_ib_mode_sel[14] ; wire \mprj_io_ib_mode_sel[15] ; wire \mprj_io_ib_mode_sel[16] ; wire \mprj_io_ib_mode_sel[17] ; wire \mprj_io_ib_mode_sel[18] ; wire \mprj_io_ib_mode_sel[19] ; wire \mprj_io_ib_mode_sel[1] ; wire \mprj_io_ib_mode_sel[20] ; wire \mprj_io_ib_mode_sel[21] ; wire \mprj_io_ib_mode_sel[22] ; wire \mprj_io_ib_mode_sel[23] ; wire \mprj_io_ib_mode_sel[24] ; wire \mprj_io_ib_mode_sel[25] ; wire \mprj_io_ib_mode_sel[26] ; wire \mprj_io_ib_mode_sel[2] ; wire \mprj_io_ib_mode_sel[3] ; wire \mprj_io_ib_mode_sel[4] ; wire \mprj_io_ib_mode_sel[5] ; wire \mprj_io_ib_mode_sel[6] ; wire \mprj_io_ib_mode_sel[7] ; wire \mprj_io_ib_mode_sel[8] ; wire \mprj_io_ib_mode_sel[9] ; wire \mprj_io_in[0] ; wire \mprj_io_in[10] ; wire \mprj_io_in[11] ; wire \mprj_io_in[12] ; wire \mprj_io_in[13] ; wire \mprj_io_in[14] ; wire \mprj_io_in[15] ; wire \mprj_io_in[16] ; wire \mprj_io_in[17] ; wire \mprj_io_in[18] ; wire \mprj_io_in[19] ; wire \mprj_io_in[1] ; wire \mprj_io_in[20] ; wire \mprj_io_in[21] ; wire \mprj_io_in[22] ; wire \mprj_io_in[23] ; wire \mprj_io_in[24] ; wire \mprj_io_in[25] ; wire \mprj_io_in[26] ; wire \mprj_io_in[2] ; wire \mprj_io_in[3] ; wire \mprj_io_in[4] ; wire \mprj_io_in[5] ; wire \mprj_io_in[6] ; wire \mprj_io_in[7] ; wire \mprj_io_in[8] ; wire \mprj_io_in[9] ; wire \mprj_io_in_3v3[0] ; wire \mprj_io_in_3v3[10] ; wire \mprj_io_in_3v3[11] ; wire \mprj_io_in_3v3[12] ; wire \mprj_io_in_3v3[13] ; wire \mprj_io_in_3v3[14] ; wire \mprj_io_in_3v3[15] ; wire \mprj_io_in_3v3[16] ; wire \mprj_io_in_3v3[17] ; wire \mprj_io_in_3v3[18] ; wire \mprj_io_in_3v3[19] ; wire \mprj_io_in_3v3[1] ; wire \mprj_io_in_3v3[20] ; wire \mprj_io_in_3v3[21] ; wire \mprj_io_in_3v3[22] ; wire \mprj_io_in_3v3[23] ; wire \mprj_io_in_3v3[24] ; wire \mprj_io_in_3v3[25] ; wire \mprj_io_in_3v3[26] ; wire \mprj_io_in_3v3[2] ; wire \mprj_io_in_3v3[3] ; wire \mprj_io_in_3v3[4] ; wire \mprj_io_in_3v3[5] ; wire \mprj_io_in_3v3[6] ; wire \mprj_io_in_3v3[7] ; wire \mprj_io_in_3v3[8] ; wire \mprj_io_in_3v3[9] ; wire \mprj_io_inp_dis[0] ; wire \mprj_io_inp_dis[10] ; wire \mprj_io_inp_dis[11] ; wire \mprj_io_inp_dis[12] ; wire \mprj_io_inp_dis[13] ; wire \mprj_io_inp_dis[14] ; wire \mprj_io_inp_dis[15] ; wire \mprj_io_inp_dis[16] ; wire \mprj_io_inp_dis[17] ; wire \mprj_io_inp_dis[18] ; wire \mprj_io_inp_dis[19] ; wire \mprj_io_inp_dis[1] ; wire \mprj_io_inp_dis[20] ; wire \mprj_io_inp_dis[21] ; wire \mprj_io_inp_dis[22] ; wire \mprj_io_inp_dis[23] ; wire \mprj_io_inp_dis[24] ; wire \mprj_io_inp_dis[25] ; wire \mprj_io_inp_dis[26] ; wire \mprj_io_inp_dis[2] ; wire \mprj_io_inp_dis[3] ; wire \mprj_io_inp_dis[4] ; wire \mprj_io_inp_dis[5] ; wire \mprj_io_inp_dis[6] ; wire \mprj_io_inp_dis[7] ; wire \mprj_io_inp_dis[8] ; wire \mprj_io_inp_dis[9] ; wire mprj_io_loader_clock; wire mprj_io_loader_data_1; wire mprj_io_loader_data_2; wire mprj_io_loader_resetn; wire mprj_io_loader_strobe; wire \mprj_io_oeb[0] ; wire \mprj_io_oeb[10] ; wire \mprj_io_oeb[11] ; wire \mprj_io_oeb[12] ; wire \mprj_io_oeb[13] ; wire \mprj_io_oeb[14] ; wire \mprj_io_oeb[15] ; wire \mprj_io_oeb[16] ; wire \mprj_io_oeb[17] ; wire \mprj_io_oeb[18] ; wire \mprj_io_oeb[19] ; wire \mprj_io_oeb[1] ; wire \mprj_io_oeb[20] ; wire \mprj_io_oeb[21] ; wire \mprj_io_oeb[22] ; wire \mprj_io_oeb[23] ; wire \mprj_io_oeb[24] ; wire \mprj_io_oeb[25] ; wire \mprj_io_oeb[26] ; wire \mprj_io_oeb[2] ; wire \mprj_io_oeb[3] ; wire \mprj_io_oeb[4] ; wire \mprj_io_oeb[5] ; wire \mprj_io_oeb[6] ; wire \mprj_io_oeb[7] ; wire \mprj_io_oeb[8] ; wire \mprj_io_oeb[9] ; wire \mprj_io_out[0] ; wire \mprj_io_out[10] ; wire \mprj_io_out[11] ; wire \mprj_io_out[12] ; wire \mprj_io_out[13] ; wire \mprj_io_out[14] ; wire \mprj_io_out[15] ; wire \mprj_io_out[16] ; wire \mprj_io_out[17] ; wire \mprj_io_out[18] ; wire \mprj_io_out[19] ; wire \mprj_io_out[1] ; wire \mprj_io_out[20] ; wire \mprj_io_out[21] ; wire \mprj_io_out[22] ; wire \mprj_io_out[23] ; wire \mprj_io_out[24] ; wire \mprj_io_out[25] ; wire \mprj_io_out[26] ; wire \mprj_io_out[2] ; wire \mprj_io_out[3] ; wire \mprj_io_out[4] ; wire \mprj_io_out[5] ; wire \mprj_io_out[6] ; wire \mprj_io_out[7] ; wire \mprj_io_out[8] ; wire \mprj_io_out[9] ; wire \mprj_io_slow_sel[0] ; wire \mprj_io_slow_sel[10] ; wire \mprj_io_slow_sel[11] ; wire \mprj_io_slow_sel[12] ; wire \mprj_io_slow_sel[13] ; wire \mprj_io_slow_sel[14] ; wire \mprj_io_slow_sel[15] ; wire \mprj_io_slow_sel[16] ; wire \mprj_io_slow_sel[17] ; wire \mprj_io_slow_sel[18] ; wire \mprj_io_slow_sel[19] ; wire \mprj_io_slow_sel[1] ; wire \mprj_io_slow_sel[20] ; wire \mprj_io_slow_sel[21] ; wire \mprj_io_slow_sel[22] ; wire \mprj_io_slow_sel[23] ; wire \mprj_io_slow_sel[24] ; wire \mprj_io_slow_sel[25] ; wire \mprj_io_slow_sel[26] ; wire \mprj_io_slow_sel[2] ; wire \mprj_io_slow_sel[3] ; wire \mprj_io_slow_sel[4] ; wire \mprj_io_slow_sel[5] ; wire \mprj_io_slow_sel[6] ; wire \mprj_io_slow_sel[7] ; wire \mprj_io_slow_sel[8] ; wire \mprj_io_slow_sel[9] ; wire \mprj_io_vtrip_sel[0] ; wire \mprj_io_vtrip_sel[10] ; wire \mprj_io_vtrip_sel[11] ; wire \mprj_io_vtrip_sel[12] ; wire \mprj_io_vtrip_sel[13] ; wire \mprj_io_vtrip_sel[14] ; wire \mprj_io_vtrip_sel[15] ; wire \mprj_io_vtrip_sel[16] ; wire \mprj_io_vtrip_sel[17] ; wire \mprj_io_vtrip_sel[18] ; wire \mprj_io_vtrip_sel[19] ; wire \mprj_io_vtrip_sel[1] ; wire \mprj_io_vtrip_sel[20] ; wire \mprj_io_vtrip_sel[21] ; wire \mprj_io_vtrip_sel[22] ; wire \mprj_io_vtrip_sel[23] ; wire \mprj_io_vtrip_sel[24] ; wire \mprj_io_vtrip_sel[25] ; wire \mprj_io_vtrip_sel[26] ; wire \mprj_io_vtrip_sel[2] ; wire \mprj_io_vtrip_sel[3] ; wire \mprj_io_vtrip_sel[4] ; wire \mprj_io_vtrip_sel[5] ; wire \mprj_io_vtrip_sel[6] ; wire \mprj_io_vtrip_sel[7] ; wire \mprj_io_vtrip_sel[8] ; wire \mprj_io_vtrip_sel[9] ; wire mprj_reset; wire \mprj_sel_o_core[0] ; wire \mprj_sel_o_core[1] ; wire \mprj_sel_o_core[2] ; wire \mprj_sel_o_core[3] ; wire \mprj_sel_o_user[0] ; wire \mprj_sel_o_user[1] ; wire \mprj_sel_o_user[2] ; wire \mprj_sel_o_user[3] ; wire mprj_stb_o_core; wire mprj_stb_o_user; wire mprj_vcc_pwrgood; wire mprj_vdd_pwrgood; wire mprj_we_o_core; wire mprj_we_o_user; wire \one_loop1[0] ; wire \one_loop1[10] ; wire \one_loop1[11] ; wire \one_loop1[1] ; wire \one_loop1[2] ; wire \one_loop1[3] ; wire \one_loop1[4] ; wire \one_loop1[5] ; wire \one_loop1[6] ; wire \one_loop1[7] ; wire \one_loop1[8] ; wire \one_loop1[9] ; wire \one_loop2[0] ; wire \one_loop2[1] ; wire \one_loop2[2] ; wire \one_loop2[3] ; wire \one_loop2[4] ; wire \one_loop2[5] ; wire \one_loop2[6] ; wire \one_loop2[7] ; wire \one_loop2[8] ; wire \one_loop2[9] ; wire pll_clk; wire pll_clk90; wire por_l; wire porb_h; wire porb_l; wire \pwr_ctrl_nc[0] ; wire \pwr_ctrl_nc[1] ; wire \pwr_ctrl_nc[2] ; wire \pwr_ctrl_nc[3] ; wire qspi_enabled; input resetb; wire rstb_h; wire rstb_l; wire ser_rx; wire ser_tx; wire \spare_xfq_nc[0] ; wire \spare_xfq_nc[1] ; wire \spare_xfq_nc[2] ; wire \spare_xfq_nc[3] ; wire \spare_xfq_nc[4] ; wire \spare_xfq_nc[5] ; wire \spare_xfq_nc[6] ; wire \spare_xfq_nc[7] ; wire \spare_xfqn_nc[0] ; wire \spare_xfqn_nc[1] ; wire \spare_xfqn_nc[2] ; wire \spare_xfqn_nc[3] ; wire \spare_xfqn_nc[4] ; wire \spare_xfqn_nc[5] ; wire \spare_xfqn_nc[6] ; wire \spare_xfqn_nc[7] ; wire \spare_xi_nc[0] ; wire \spare_xi_nc[10] ; wire \spare_xi_nc[11] ; wire \spare_xi_nc[12] ; wire \spare_xi_nc[13] ; wire \spare_xi_nc[14] ; wire \spare_xi_nc[15] ; wire \spare_xi_nc[1] ; wire \spare_xi_nc[2] ; wire \spare_xi_nc[3] ; wire \spare_xi_nc[4] ; wire \spare_xi_nc[5] ; wire \spare_xi_nc[6] ; wire \spare_xi_nc[7] ; wire \spare_xi_nc[8] ; wire \spare_xi_nc[9] ; wire \spare_xib_nc[0] ; wire \spare_xib_nc[1] ; wire \spare_xib_nc[2] ; wire \spare_xib_nc[3] ; wire \spare_xmx_nc[0] ; wire \spare_xmx_nc[1] ; wire \spare_xmx_nc[2] ; wire \spare_xmx_nc[3] ; wire \spare_xmx_nc[4] ; wire \spare_xmx_nc[5] ; wire \spare_xmx_nc[6] ; wire \spare_xmx_nc[7] ; wire \spare_xna_nc[0] ; wire \spare_xna_nc[1] ; wire \spare_xna_nc[2] ; wire \spare_xna_nc[3] ; wire \spare_xna_nc[4] ; wire \spare_xna_nc[5] ; wire \spare_xna_nc[6] ; wire \spare_xna_nc[7] ; wire \spare_xno_nc[0] ; wire \spare_xno_nc[1] ; wire \spare_xno_nc[2] ; wire \spare_xno_nc[3] ; wire \spare_xno_nc[4] ; wire \spare_xno_nc[5] ; wire \spare_xno_nc[6] ; wire \spare_xno_nc[7] ; wire \spare_xz_nc[0] ; wire \spare_xz_nc[100] ; wire \spare_xz_nc[101] ; wire \spare_xz_nc[102] ; wire \spare_xz_nc[103] ; wire \spare_xz_nc[104] ; wire \spare_xz_nc[105] ; wire \spare_xz_nc[106] ; wire \spare_xz_nc[107] ; wire \spare_xz_nc[10] ; wire \spare_xz_nc[11] ; wire \spare_xz_nc[12] ; wire \spare_xz_nc[13] ; wire \spare_xz_nc[14] ; wire \spare_xz_nc[15] ; wire \spare_xz_nc[16] ; wire \spare_xz_nc[17] ; wire \spare_xz_nc[18] ; wire \spare_xz_nc[19] ; wire \spare_xz_nc[1] ; wire \spare_xz_nc[20] ; wire \spare_xz_nc[21] ; wire \spare_xz_nc[22] ; wire \spare_xz_nc[23] ; wire \spare_xz_nc[24] ; wire \spare_xz_nc[25] ; wire \spare_xz_nc[26] ; wire \spare_xz_nc[27] ; wire \spare_xz_nc[28] ; wire \spare_xz_nc[29] ; wire \spare_xz_nc[2] ; wire \spare_xz_nc[30] ; wire \spare_xz_nc[31] ; wire \spare_xz_nc[32] ; wire \spare_xz_nc[33] ; wire \spare_xz_nc[34] ; wire \spare_xz_nc[35] ; wire \spare_xz_nc[36] ; wire \spare_xz_nc[37] ; wire \spare_xz_nc[38] ; wire \spare_xz_nc[39] ; wire \spare_xz_nc[3] ; wire \spare_xz_nc[40] ; wire \spare_xz_nc[41] ; wire \spare_xz_nc[42] ; wire \spare_xz_nc[43] ; wire \spare_xz_nc[44] ; wire \spare_xz_nc[45] ; wire \spare_xz_nc[46] ; wire \spare_xz_nc[47] ; wire \spare_xz_nc[48] ; wire \spare_xz_nc[49] ; wire \spare_xz_nc[4] ; wire \spare_xz_nc[50] ; wire \spare_xz_nc[51] ; wire \spare_xz_nc[52] ; wire \spare_xz_nc[53] ; wire \spare_xz_nc[54] ; wire \spare_xz_nc[55] ; wire \spare_xz_nc[56] ; wire \spare_xz_nc[57] ; wire \spare_xz_nc[58] ; wire \spare_xz_nc[59] ; wire \spare_xz_nc[5] ; wire \spare_xz_nc[60] ; wire \spare_xz_nc[61] ; wire \spare_xz_nc[62] ; wire \spare_xz_nc[63] ; wire \spare_xz_nc[64] ; wire \spare_xz_nc[65] ; wire \spare_xz_nc[66] ; wire \spare_xz_nc[67] ; wire \spare_xz_nc[68] ; wire \spare_xz_nc[69] ; wire \spare_xz_nc[6] ; wire \spare_xz_nc[70] ; wire \spare_xz_nc[71] ; wire \spare_xz_nc[72] ; wire \spare_xz_nc[73] ; wire \spare_xz_nc[74] ; wire \spare_xz_nc[75] ; wire \spare_xz_nc[76] ; wire \spare_xz_nc[77] ; wire \spare_xz_nc[78] ; wire \spare_xz_nc[79] ; wire \spare_xz_nc[7] ; wire \spare_xz_nc[80] ; wire \spare_xz_nc[81] ; wire \spare_xz_nc[82] ; wire \spare_xz_nc[83] ; wire \spare_xz_nc[84] ; wire \spare_xz_nc[85] ; wire \spare_xz_nc[86] ; wire \spare_xz_nc[87] ; wire \spare_xz_nc[88] ; wire \spare_xz_nc[89] ; wire \spare_xz_nc[8] ; wire \spare_xz_nc[90] ; wire \spare_xz_nc[91] ; wire \spare_xz_nc[92] ; wire \spare_xz_nc[93] ; wire \spare_xz_nc[94] ; wire \spare_xz_nc[95] ; wire \spare_xz_nc[96] ; wire \spare_xz_nc[97] ; wire \spare_xz_nc[98] ; wire \spare_xz_nc[99] ; wire \spare_xz_nc[9] ; wire spi_csb; wire spi_enabled; wire \spi_pll90_sel[0] ; wire \spi_pll90_sel[1] ; wire \spi_pll90_sel[2] ; wire spi_pll_dco_ena; wire \spi_pll_div[0] ; wire \spi_pll_div[1] ; wire \spi_pll_div[2] ; wire \spi_pll_div[3] ; wire \spi_pll_div[4] ; wire spi_pll_ena; wire \spi_pll_sel[0] ; wire \spi_pll_sel[1] ; wire \spi_pll_sel[2] ; wire \spi_pll_trim[0] ; wire \spi_pll_trim[10] ; wire \spi_pll_trim[11] ; wire \spi_pll_trim[12] ; wire \spi_pll_trim[13] ; wire \spi_pll_trim[14] ; wire \spi_pll_trim[15] ; wire \spi_pll_trim[16] ; wire \spi_pll_trim[17] ; wire \spi_pll_trim[18] ; wire \spi_pll_trim[19] ; wire \spi_pll_trim[1] ; wire \spi_pll_trim[20] ; wire \spi_pll_trim[21] ; wire \spi_pll_trim[22] ; wire \spi_pll_trim[23] ; wire \spi_pll_trim[24] ; wire \spi_pll_trim[25] ; wire \spi_pll_trim[2] ; wire \spi_pll_trim[3] ; wire \spi_pll_trim[4] ; wire \spi_pll_trim[5] ; wire \spi_pll_trim[6] ; wire \spi_pll_trim[7] ; wire \spi_pll_trim[8] ; wire \spi_pll_trim[9] ; wire \spi_ro_config_core[0] ; wire \spi_ro_config_core[1] ; wire \spi_ro_config_core[2] ; wire \spi_ro_config_core[3] ; wire \spi_ro_config_core[4] ; wire \spi_ro_config_core[5] ; wire \spi_ro_config_core[6] ; wire \spi_ro_config_core[7] ; wire spi_sck; wire spi_sdi; wire spi_sdo; wire spi_sdoenb; wire trap; wire uart_enabled; wire \user_analog[0] ; wire \user_analog[10] ; wire \user_analog[1] ; wire \user_analog[2] ; wire \user_analog[3] ; wire \user_analog[4] ; wire \user_analog[5] ; wire \user_analog[6] ; wire \user_analog[7] ; wire \user_analog[8] ; wire \user_analog[9] ; wire \user_clamp_high[0] ; wire \user_clamp_high[1] ; wire \user_clamp_high[2] ; wire \user_clamp_low[0] ; wire \user_clamp_low[1] ; wire \user_clamp_low[2] ; wire \user_gpio_analog[0] ; wire \user_gpio_analog[10] ; wire \user_gpio_analog[11] ; wire \user_gpio_analog[12] ; wire \user_gpio_analog[13] ; wire \user_gpio_analog[14] ; wire \user_gpio_analog[15] ; wire \user_gpio_analog[16] ; wire \user_gpio_analog[17] ; wire \user_gpio_analog[1] ; wire \user_gpio_analog[2] ; wire \user_gpio_analog[3] ; wire \user_gpio_analog[4] ; wire \user_gpio_analog[5] ; wire \user_gpio_analog[6] ; wire \user_gpio_analog[7] ; wire \user_gpio_analog[8] ; wire \user_gpio_analog[9] ; wire \user_gpio_noesd[0] ; wire \user_gpio_noesd[10] ; wire \user_gpio_noesd[11] ; wire \user_gpio_noesd[12] ; wire \user_gpio_noesd[13] ; wire \user_gpio_noesd[14] ; wire \user_gpio_noesd[15] ; wire \user_gpio_noesd[16] ; wire \user_gpio_noesd[17] ; wire \user_gpio_noesd[1] ; wire \user_gpio_noesd[2] ; wire \user_gpio_noesd[3] ; wire \user_gpio_noesd[4] ; wire \user_gpio_noesd[5] ; wire \user_gpio_noesd[6] ; wire \user_gpio_noesd[7] ; wire \user_gpio_noesd[8] ; wire \user_gpio_noesd[9] ; wire \user_io_in[0] ; wire \user_io_in[10] ; wire \user_io_in[11] ; wire \user_io_in[12] ; wire \user_io_in[13] ; wire \user_io_in[14] ; wire \user_io_in[15] ; wire \user_io_in[16] ; wire \user_io_in[17] ; wire \user_io_in[18] ; wire \user_io_in[19] ; wire \user_io_in[1] ; wire \user_io_in[20] ; wire \user_io_in[21] ; wire \user_io_in[22] ; wire \user_io_in[23] ; wire \user_io_in[24] ; wire \user_io_in[25] ; wire \user_io_in[26] ; wire \user_io_in[2] ; wire \user_io_in[3] ; wire \user_io_in[4] ; wire \user_io_in[5] ; wire \user_io_in[6] ; wire \user_io_in[7] ; wire \user_io_in[8] ; wire \user_io_in[9] ; wire \user_io_in_3v3[0] ; wire \user_io_in_3v3[10] ; wire \user_io_in_3v3[11] ; wire \user_io_in_3v3[12] ; wire \user_io_in_3v3[13] ; wire \user_io_in_3v3[14] ; wire \user_io_in_3v3[15] ; wire \user_io_in_3v3[16] ; wire \user_io_in_3v3[17] ; wire \user_io_in_3v3[18] ; wire \user_io_in_3v3[19] ; wire \user_io_in_3v3[1] ; wire \user_io_in_3v3[20] ; wire \user_io_in_3v3[21] ; wire \user_io_in_3v3[22] ; wire \user_io_in_3v3[23] ; wire \user_io_in_3v3[24] ; wire \user_io_in_3v3[25] ; wire \user_io_in_3v3[26] ; wire \user_io_in_3v3[2] ; wire \user_io_in_3v3[3] ; wire \user_io_in_3v3[4] ; wire \user_io_in_3v3[5] ; wire \user_io_in_3v3[6] ; wire \user_io_in_3v3[7] ; wire \user_io_in_3v3[8] ; wire \user_io_in_3v3[9] ; wire \user_io_oeb[0] ; wire \user_io_oeb[10] ; wire \user_io_oeb[11] ; wire \user_io_oeb[12] ; wire \user_io_oeb[13] ; wire \user_io_oeb[14] ; wire \user_io_oeb[15] ; wire \user_io_oeb[16] ; wire \user_io_oeb[17] ; wire \user_io_oeb[18] ; wire \user_io_oeb[19] ; wire \user_io_oeb[1] ; wire \user_io_oeb[20] ; wire \user_io_oeb[21] ; wire \user_io_oeb[22] ; wire \user_io_oeb[23] ; wire \user_io_oeb[24] ; wire \user_io_oeb[25] ; wire \user_io_oeb[26] ; wire \user_io_oeb[2] ; wire \user_io_oeb[3] ; wire \user_io_oeb[4] ; wire \user_io_oeb[5] ; wire \user_io_oeb[6] ; wire \user_io_oeb[7] ; wire \user_io_oeb[8] ; wire \user_io_oeb[9] ; wire \user_io_out[0] ; wire \user_io_out[10] ; wire \user_io_out[11] ; wire \user_io_out[12] ; wire \user_io_out[13] ; wire \user_io_out[14] ; wire \user_io_out[15] ; wire \user_io_out[16] ; wire \user_io_out[17] ; wire \user_io_out[18] ; wire \user_io_out[19] ; wire \user_io_out[1] ; wire \user_io_out[20] ; wire \user_io_out[21] ; wire \user_io_out[22] ; wire \user_io_out[23] ; wire \user_io_out[24] ; wire \user_io_out[25] ; wire \user_io_out[26] ; wire \user_io_out[2] ; wire \user_io_out[3] ; wire \user_io_out[4] ; wire \user_io_out[5] ; wire \user_io_out[6] ; wire \user_io_out[7] ; wire \user_io_out[8] ; wire \user_io_out[9] ; wire \user_irq[0] ; wire \user_irq[1] ; wire \user_irq[2] ; wire \user_irq_core[0] ; wire \user_irq_core[1] ; wire \user_irq_core[2] ; wire \user_irq_ena[0] ; wire \user_irq_ena[1] ; wire \user_irq_ena[2] ; inout vccd; inout vccd1; wire vccd1_core; inout vccd2; wire vccd2_core; wire vccd_core; inout vdda; inout vdda1; inout vdda1_2; wire vdda1_core; inout vdda2; wire vdda2_core; wire vdda_core; inout vddio; inout vddio_2; wire vddio_core; inout vssa; inout vssa1; inout vssa1_2; wire vssa1_core; inout vssa2; wire vssa2_core; wire vssa_core; inout vssd; inout vssd1; wire vssd1_core; inout vssd2; wire vssd2_core; wire vssd_core; inout vssio; inout vssio_2; wire vssio_core; caravel_clocking clock_ctrl ( .VGND(vssd_core), .VPWR(vccd_core), .core_clk(caravel_clk), .ext_clk(clock_core), .ext_clk_sel(ext_clk_sel), .ext_reset(ext_reset), .pll_clk(pll_clk), .pll_clk90(pll_clk90), .resetb(rstb_l), .resetb_sync(caravel_rstn), .sel({ \spi_pll_sel[2] , \spi_pll_sel[1] , \spi_pll_sel[0] }), .sel2({ \spi_pll90_sel[2] , \spi_pll90_sel[1] , \spi_pll90_sel[0] }), .user_clk(caravel_clk2) ); gpio_control_block \gpio_control_bidir_1[0] ( .gpio_defaults({ \gpio_defaults[12] , \gpio_defaults[11] , \gpio_defaults[10] , \gpio_defaults[9] , \gpio_defaults[8] , \gpio_defaults[7] , \gpio_defaults[6] , \gpio_defaults[5] , \gpio_defaults[4] , \gpio_defaults[3] , \gpio_defaults[2] , \gpio_defaults[1] , \gpio_defaults[0] }), .mgmt_gpio_in(\mgmt_io_in[0] ), .mgmt_gpio_oeb(\mgmt_io_oeb[0] ), .mgmt_gpio_out(\mgmt_io_out[0] ), .one(), .pad_gpio_ana_en(\mprj_io_analog_en[0] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[0] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[0] ), .pad_gpio_dm({ \mprj_io_dm[2] , \mprj_io_dm[1] , \mprj_io_dm[0] }), .pad_gpio_holdover(\mprj_io_holdover[0] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[0] ), .pad_gpio_in(\mprj_io_in[0] ), .pad_gpio_inenb(\mprj_io_inp_dis[0] ), .pad_gpio_out(\mprj_io_out[0] ), .pad_gpio_outenb(\mprj_io_oeb[0] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[0] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[0] ), .resetn(\gpio_resetn_1_shifted[0] ), .resetn_out(\gpio_resetn_1[0] ), .serial_clock(\gpio_clock_1_shifted[0] ), .serial_clock_out(\gpio_clock_1[0] ), .serial_data_in(\gpio_serial_link_1_shifted[0] ), .serial_data_out(\gpio_serial_link_1[0] ), .serial_load(\gpio_load_1_shifted[0] ), .serial_load_out(\gpio_load_1[0] ), .user_gpio_in(\user_io_in[0] ), .user_gpio_oeb(\user_io_oeb[0] ), .user_gpio_out(\user_io_out[0] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_bidir_1[1] ( .gpio_defaults({ \gpio_defaults[25] , \gpio_defaults[24] , \gpio_defaults[23] , \gpio_defaults[22] , \gpio_defaults[21] , \gpio_defaults[20] , \gpio_defaults[19] , \gpio_defaults[18] , \gpio_defaults[17] , \gpio_defaults[16] , \gpio_defaults[15] , \gpio_defaults[14] , \gpio_defaults[13] }), .mgmt_gpio_in(\mgmt_io_in[1] ), .mgmt_gpio_oeb(\mgmt_io_oeb[1] ), .mgmt_gpio_out(\mgmt_io_out[1] ), .one(), .pad_gpio_ana_en(\mprj_io_analog_en[1] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[1] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[1] ), .pad_gpio_dm({ \mprj_io_dm[5] , \mprj_io_dm[4] , \mprj_io_dm[3] }), .pad_gpio_holdover(\mprj_io_holdover[1] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[1] ), .pad_gpio_in(\mprj_io_in[1] ), .pad_gpio_inenb(\mprj_io_inp_dis[1] ), .pad_gpio_out(\mprj_io_out[1] ), .pad_gpio_outenb(\mprj_io_oeb[1] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[1] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[1] ), .resetn(\gpio_resetn_1[0] ), .resetn_out(\gpio_resetn_1[1] ), .serial_clock(\gpio_clock_1[0] ), .serial_clock_out(\gpio_clock_1[1] ), .serial_data_in(\gpio_serial_link_1[0] ), .serial_data_out(\gpio_serial_link_1[1] ), .serial_load(\gpio_load_1[0] ), .serial_load_out(\gpio_load_1[1] ), .user_gpio_in(\user_io_in[1] ), .user_gpio_oeb(\user_io_oeb[1] ), .user_gpio_out(\user_io_out[1] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_bidir_2[0] ( .gpio_defaults({ \gpio_defaults[324] , \gpio_defaults[323] , \gpio_defaults[322] , \gpio_defaults[321] , \gpio_defaults[320] , \gpio_defaults[319] , \gpio_defaults[318] , \gpio_defaults[317] , \gpio_defaults[316] , \gpio_defaults[315] , \gpio_defaults[314] , \gpio_defaults[313] , \gpio_defaults[312] }), .mgmt_gpio_in(\mgmt_io_in[35] ), .mgmt_gpio_oeb(\mgmt_io_oeb[2] ), .mgmt_gpio_out(\mgmt_io_out[2] ), .one(), .pad_gpio_ana_en(\mprj_io_analog_en[24] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[24] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[24] ), .pad_gpio_dm({ \mprj_io_dm[74] , \mprj_io_dm[73] , \mprj_io_dm[72] }), .pad_gpio_holdover(\mprj_io_holdover[24] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[24] ), .pad_gpio_in(\mprj_io_in[24] ), .pad_gpio_inenb(\mprj_io_inp_dis[24] ), .pad_gpio_out(\mprj_io_out[24] ), .pad_gpio_outenb(\mprj_io_oeb[24] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[24] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[24] ), .resetn(\gpio_resetn_2[11] ), .resetn_out(\gpio_resetn_2[10] ), .serial_clock(\gpio_clock_2[11] ), .serial_clock_out(\gpio_clock_2[10] ), .serial_data_in(\gpio_serial_link_2[11] ), .serial_data_out(\gpio_serial_link_2[10] ), .serial_load(\gpio_load_2[11] ), .serial_load_out(\gpio_load_2[10] ), .user_gpio_in(\user_io_in[24] ), .user_gpio_oeb(\user_io_oeb[24] ), .user_gpio_out(\user_io_out[24] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_bidir_2[1] ( .gpio_defaults({ \gpio_defaults[337] , \gpio_defaults[336] , \gpio_defaults[335] , \gpio_defaults[334] , \gpio_defaults[333] , \gpio_defaults[332] , \gpio_defaults[331] , \gpio_defaults[330] , \gpio_defaults[329] , \gpio_defaults[328] , \gpio_defaults[327] , \gpio_defaults[326] , \gpio_defaults[325] }), .mgmt_gpio_in(\mgmt_io_in[36] ), .mgmt_gpio_oeb(\mgmt_io_oeb[3] ), .mgmt_gpio_out(\mgmt_io_out[3] ), .one(), .pad_gpio_ana_en(\mprj_io_analog_en[25] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[25] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[25] ), .pad_gpio_dm({ \mprj_io_dm[77] , \mprj_io_dm[76] , \mprj_io_dm[75] }), .pad_gpio_holdover(\mprj_io_holdover[25] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[25] ), .pad_gpio_in(\mprj_io_in[25] ), .pad_gpio_inenb(\mprj_io_inp_dis[25] ), .pad_gpio_out(\mprj_io_out[25] ), .pad_gpio_outenb(\mprj_io_oeb[25] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[25] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[25] ), .resetn(\gpio_resetn_2[12] ), .resetn_out(\gpio_resetn_2[11] ), .serial_clock(\gpio_clock_2[12] ), .serial_clock_out(\gpio_clock_2[11] ), .serial_data_in(\gpio_serial_link_2[12] ), .serial_data_out(\gpio_serial_link_2[11] ), .serial_load(\gpio_load_2[12] ), .serial_load_out(\gpio_load_2[11] ), .user_gpio_in(\user_io_in[25] ), .user_gpio_oeb(\user_io_oeb[25] ), .user_gpio_out(\user_io_out[25] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_bidir_2[2] ( .gpio_defaults({ \gpio_defaults[350] , \gpio_defaults[349] , \gpio_defaults[348] , \gpio_defaults[347] , \gpio_defaults[346] , \gpio_defaults[345] , \gpio_defaults[344] , \gpio_defaults[343] , \gpio_defaults[342] , \gpio_defaults[341] , \gpio_defaults[340] , \gpio_defaults[339] , \gpio_defaults[338] }), .mgmt_gpio_in(\mgmt_io_in[37] ), .mgmt_gpio_oeb(\mgmt_io_oeb[4] ), .mgmt_gpio_out(\mgmt_io_out[4] ), .one(), .pad_gpio_ana_en(\mprj_io_analog_en[26] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[26] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[26] ), .pad_gpio_dm({ \mprj_io_dm[80] , \mprj_io_dm[79] , \mprj_io_dm[78] }), .pad_gpio_holdover(\mprj_io_holdover[26] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[26] ), .pad_gpio_in(\mprj_io_in[26] ), .pad_gpio_inenb(\mprj_io_inp_dis[26] ), .pad_gpio_out(\mprj_io_out[26] ), .pad_gpio_outenb(\mprj_io_oeb[26] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[26] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[26] ), .resetn(\gpio_resetn_1_shifted[0] ), .resetn_out(\gpio_resetn_2[12] ), .serial_clock(\gpio_clock_1_shifted[0] ), .serial_clock_out(\gpio_clock_2[12] ), .serial_data_in(\gpio_serial_link_2_shifted[12] ), .serial_data_out(\gpio_serial_link_2[12] ), .serial_load(\gpio_load_1_shifted[0] ), .serial_load_out(\gpio_load_2[12] ), .user_gpio_in(\user_io_in[26] ), .user_gpio_oeb(\user_io_oeb[26] ), .user_gpio_out(\user_io_out[26] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1[0] ( .gpio_defaults({ \gpio_defaults[116] , \gpio_defaults[115] , \gpio_defaults[114] , \gpio_defaults[113] , \gpio_defaults[112] , \gpio_defaults[111] , \gpio_defaults[110] , \gpio_defaults[109] , \gpio_defaults[108] , \gpio_defaults[107] , \gpio_defaults[106] , \gpio_defaults[105] , \gpio_defaults[104] }), .mgmt_gpio_in(\mgmt_io_in[8] ), .mgmt_gpio_oeb(\one_loop1[6] ), .mgmt_gpio_out(\mgmt_io_in[8] ), .one(\one_loop1[6] ), .pad_gpio_ana_en(\mprj_io_analog_en[8] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[8] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[8] ), .pad_gpio_dm({ \mprj_io_dm[26] , \mprj_io_dm[25] , \mprj_io_dm[24] }), .pad_gpio_holdover(\mprj_io_holdover[8] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[8] ), .pad_gpio_in(\mprj_io_in[8] ), .pad_gpio_inenb(\mprj_io_inp_dis[8] ), .pad_gpio_out(\mprj_io_out[8] ), .pad_gpio_outenb(\mprj_io_oeb[8] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[8] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[8] ), .resetn(\gpio_resetn_1[7] ), .resetn_out(\gpio_resetn_1[8] ), .serial_clock(\gpio_clock_1[7] ), .serial_clock_out(\gpio_clock_1[8] ), .serial_data_in(\gpio_serial_link_1[7] ), .serial_data_out(\gpio_serial_link_1[8] ), .serial_load(\gpio_load_1[7] ), .serial_load_out(\gpio_load_1[8] ), .user_gpio_in(\user_io_in[8] ), .user_gpio_oeb(\user_io_oeb[8] ), .user_gpio_out(\user_io_out[8] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1[1] ( .gpio_defaults({ \gpio_defaults[129] , \gpio_defaults[128] , \gpio_defaults[127] , \gpio_defaults[126] , \gpio_defaults[125] , \gpio_defaults[124] , \gpio_defaults[123] , \gpio_defaults[122] , \gpio_defaults[121] , \gpio_defaults[120] , \gpio_defaults[119] , \gpio_defaults[118] , \gpio_defaults[117] }), .mgmt_gpio_in(\mgmt_io_in[9] ), .mgmt_gpio_oeb(\one_loop1[7] ), .mgmt_gpio_out(\mgmt_io_in[9] ), .one(\one_loop1[7] ), .pad_gpio_ana_en(\mprj_io_analog_en[9] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[9] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[9] ), .pad_gpio_dm({ \mprj_io_dm[29] , \mprj_io_dm[28] , \mprj_io_dm[27] }), .pad_gpio_holdover(\mprj_io_holdover[9] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[9] ), .pad_gpio_in(\mprj_io_in[9] ), .pad_gpio_inenb(\mprj_io_inp_dis[9] ), .pad_gpio_out(\mprj_io_out[9] ), .pad_gpio_outenb(\mprj_io_oeb[9] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[9] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[9] ), .resetn(\gpio_resetn_1[8] ), .resetn_out(\gpio_resetn_1[9] ), .serial_clock(\gpio_clock_1[8] ), .serial_clock_out(\gpio_clock_1[9] ), .serial_data_in(\gpio_serial_link_1[8] ), .serial_data_out(\gpio_serial_link_1[9] ), .serial_load(\gpio_load_1[8] ), .serial_load_out(\gpio_load_1[9] ), .user_gpio_in(\user_io_in[9] ), .user_gpio_oeb(\user_io_oeb[9] ), .user_gpio_out(\user_io_out[9] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1[2] ( .gpio_defaults({ \gpio_defaults[142] , \gpio_defaults[141] , \gpio_defaults[140] , \gpio_defaults[139] , \gpio_defaults[138] , \gpio_defaults[137] , \gpio_defaults[136] , \gpio_defaults[135] , \gpio_defaults[134] , \gpio_defaults[133] , \gpio_defaults[132] , \gpio_defaults[131] , \gpio_defaults[130] }), .mgmt_gpio_in(\mgmt_io_in[10] ), .mgmt_gpio_oeb(\one_loop1[8] ), .mgmt_gpio_out(\mgmt_io_in[10] ), .one(\one_loop1[8] ), .pad_gpio_ana_en(\mprj_io_analog_en[10] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[10] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[10] ), .pad_gpio_dm({ \mprj_io_dm[32] , \mprj_io_dm[31] , \mprj_io_dm[30] }), .pad_gpio_holdover(\mprj_io_holdover[10] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[10] ), .pad_gpio_in(\mprj_io_in[10] ), .pad_gpio_inenb(\mprj_io_inp_dis[10] ), .pad_gpio_out(\mprj_io_out[10] ), .pad_gpio_outenb(\mprj_io_oeb[10] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[10] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[10] ), .resetn(\gpio_resetn_1[9] ), .resetn_out(\gpio_resetn_1[10] ), .serial_clock(\gpio_clock_1[9] ), .serial_clock_out(\gpio_clock_1[10] ), .serial_data_in(\gpio_serial_link_1[9] ), .serial_data_out(\gpio_serial_link_1[10] ), .serial_load(\gpio_load_1[9] ), .serial_load_out(\gpio_load_1[10] ), .user_gpio_in(\user_io_in[10] ), .user_gpio_oeb(\user_io_oeb[10] ), .user_gpio_out(\user_io_out[10] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1[3] ( .gpio_defaults({ \gpio_defaults[155] , \gpio_defaults[154] , \gpio_defaults[153] , \gpio_defaults[152] , \gpio_defaults[151] , \gpio_defaults[150] , \gpio_defaults[149] , \gpio_defaults[148] , \gpio_defaults[147] , \gpio_defaults[146] , \gpio_defaults[145] , \gpio_defaults[144] , \gpio_defaults[143] }), .mgmt_gpio_in(\mgmt_io_in[11] ), .mgmt_gpio_oeb(\one_loop1[9] ), .mgmt_gpio_out(\mgmt_io_in[11] ), .one(\one_loop1[9] ), .pad_gpio_ana_en(\mprj_io_analog_en[11] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[11] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[11] ), .pad_gpio_dm({ \mprj_io_dm[35] , \mprj_io_dm[34] , \mprj_io_dm[33] }), .pad_gpio_holdover(\mprj_io_holdover[11] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[11] ), .pad_gpio_in(\mprj_io_in[11] ), .pad_gpio_inenb(\mprj_io_inp_dis[11] ), .pad_gpio_out(\mprj_io_out[11] ), .pad_gpio_outenb(\mprj_io_oeb[11] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[11] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[11] ), .resetn(\gpio_resetn_1[10] ), .resetn_out(\gpio_resetn_1[11] ), .serial_clock(\gpio_clock_1[10] ), .serial_clock_out(\gpio_clock_1[11] ), .serial_data_in(\gpio_serial_link_1[10] ), .serial_data_out(\gpio_serial_link_1[11] ), .serial_load(\gpio_load_1[10] ), .serial_load_out(\gpio_load_1[11] ), .user_gpio_in(\user_io_in[11] ), .user_gpio_oeb(\user_io_oeb[11] ), .user_gpio_out(\user_io_out[11] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1[4] ( .gpio_defaults({ \gpio_defaults[168] , \gpio_defaults[167] , \gpio_defaults[166] , \gpio_defaults[165] , \gpio_defaults[164] , \gpio_defaults[163] , \gpio_defaults[162] , \gpio_defaults[161] , \gpio_defaults[160] , \gpio_defaults[159] , \gpio_defaults[158] , \gpio_defaults[157] , \gpio_defaults[156] }), .mgmt_gpio_in(\mgmt_io_in[12] ), .mgmt_gpio_oeb(\one_loop1[10] ), .mgmt_gpio_out(\mgmt_io_in[12] ), .one(\one_loop1[10] ), .pad_gpio_ana_en(\mprj_io_analog_en[12] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[12] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[12] ), .pad_gpio_dm({ \mprj_io_dm[38] , \mprj_io_dm[37] , \mprj_io_dm[36] }), .pad_gpio_holdover(\mprj_io_holdover[12] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[12] ), .pad_gpio_in(\mprj_io_in[12] ), .pad_gpio_inenb(\mprj_io_inp_dis[12] ), .pad_gpio_out(\mprj_io_out[12] ), .pad_gpio_outenb(\mprj_io_oeb[12] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[12] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[12] ), .resetn(\gpio_resetn_1[11] ), .resetn_out(\gpio_resetn_1[12] ), .serial_clock(\gpio_clock_1[11] ), .serial_clock_out(\gpio_clock_1[12] ), .serial_data_in(\gpio_serial_link_1[11] ), .serial_data_out(\gpio_serial_link_1[12] ), .serial_load(\gpio_load_1[11] ), .serial_load_out(\gpio_load_1[12] ), .user_gpio_in(\user_io_in[12] ), .user_gpio_oeb(\user_io_oeb[12] ), .user_gpio_out(\user_io_out[12] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1[5] ( .gpio_defaults({ \gpio_defaults[181] , \gpio_defaults[180] , \gpio_defaults[179] , \gpio_defaults[178] , \gpio_defaults[177] , \gpio_defaults[176] , \gpio_defaults[175] , \gpio_defaults[174] , \gpio_defaults[173] , \gpio_defaults[172] , \gpio_defaults[171] , \gpio_defaults[170] , \gpio_defaults[169] }), .mgmt_gpio_in(\mgmt_io_in[13] ), .mgmt_gpio_oeb(\one_loop1[11] ), .mgmt_gpio_out(\mgmt_io_in[13] ), .one(\one_loop1[11] ), .pad_gpio_ana_en(\mprj_io_analog_en[13] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[13] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[13] ), .pad_gpio_dm({ \mprj_io_dm[41] , \mprj_io_dm[40] , \mprj_io_dm[39] }), .pad_gpio_holdover(\mprj_io_holdover[13] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[13] ), .pad_gpio_in(\mprj_io_in[13] ), .pad_gpio_inenb(\mprj_io_inp_dis[13] ), .pad_gpio_out(\mprj_io_out[13] ), .pad_gpio_outenb(\mprj_io_oeb[13] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[13] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[13] ), .resetn(\gpio_resetn_1[12] ), .resetn_out(\gpio_resetn_1[13] ), .serial_clock(\gpio_clock_1[12] ), .serial_clock_out(\gpio_clock_1[13] ), .serial_data_in(\gpio_serial_link_1[12] ), .serial_data_out(\gpio_serial_link_1[13] ), .serial_load(\gpio_load_1[12] ), .serial_load_out(\gpio_load_1[13] ), .user_gpio_in(\user_io_in[13] ), .user_gpio_oeb(\user_io_oeb[13] ), .user_gpio_out(\user_io_out[13] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1a[0] ( .gpio_defaults({ \gpio_defaults[38] , \gpio_defaults[37] , \gpio_defaults[36] , \gpio_defaults[35] , \gpio_defaults[34] , \gpio_defaults[33] , \gpio_defaults[32] , \gpio_defaults[31] , \gpio_defaults[30] , \gpio_defaults[29] , \gpio_defaults[28] , \gpio_defaults[27] , \gpio_defaults[26] }), .mgmt_gpio_in(\mgmt_io_in[2] ), .mgmt_gpio_oeb(\one_loop1[0] ), .mgmt_gpio_out(\mgmt_io_in[2] ), .one(\one_loop1[0] ), .pad_gpio_ana_en(\mprj_io_analog_en[2] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[2] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[2] ), .pad_gpio_dm({ \mprj_io_dm[8] , \mprj_io_dm[7] , \mprj_io_dm[6] }), .pad_gpio_holdover(\mprj_io_holdover[2] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[2] ), .pad_gpio_in(\mprj_io_in[2] ), .pad_gpio_inenb(\mprj_io_inp_dis[2] ), .pad_gpio_out(\mprj_io_out[2] ), .pad_gpio_outenb(\mprj_io_oeb[2] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[2] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[2] ), .resetn(\gpio_resetn_1[1] ), .resetn_out(\gpio_resetn_1[2] ), .serial_clock(\gpio_clock_1[1] ), .serial_clock_out(\gpio_clock_1[2] ), .serial_data_in(\gpio_serial_link_1[1] ), .serial_data_out(\gpio_serial_link_1[2] ), .serial_load(\gpio_load_1[1] ), .serial_load_out(\gpio_load_1[2] ), .user_gpio_in(\user_io_in[2] ), .user_gpio_oeb(\user_io_oeb[2] ), .user_gpio_out(\user_io_out[2] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1a[1] ( .gpio_defaults({ \gpio_defaults[51] , \gpio_defaults[50] , \gpio_defaults[49] , \gpio_defaults[48] , \gpio_defaults[47] , \gpio_defaults[46] , \gpio_defaults[45] , \gpio_defaults[44] , \gpio_defaults[43] , \gpio_defaults[42] , \gpio_defaults[41] , \gpio_defaults[40] , \gpio_defaults[39] }), .mgmt_gpio_in(\mgmt_io_in[3] ), .mgmt_gpio_oeb(\one_loop1[1] ), .mgmt_gpio_out(\mgmt_io_in[3] ), .one(\one_loop1[1] ), .pad_gpio_ana_en(\mprj_io_analog_en[3] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[3] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[3] ), .pad_gpio_dm({ \mprj_io_dm[11] , \mprj_io_dm[10] , \mprj_io_dm[9] }), .pad_gpio_holdover(\mprj_io_holdover[3] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[3] ), .pad_gpio_in(\mprj_io_in[3] ), .pad_gpio_inenb(\mprj_io_inp_dis[3] ), .pad_gpio_out(\mprj_io_out[3] ), .pad_gpio_outenb(\mprj_io_oeb[3] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[3] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[3] ), .resetn(\gpio_resetn_1[2] ), .resetn_out(\gpio_resetn_1[3] ), .serial_clock(\gpio_clock_1[2] ), .serial_clock_out(\gpio_clock_1[3] ), .serial_data_in(\gpio_serial_link_1[2] ), .serial_data_out(\gpio_serial_link_1[3] ), .serial_load(\gpio_load_1[2] ), .serial_load_out(\gpio_load_1[3] ), .user_gpio_in(\user_io_in[3] ), .user_gpio_oeb(\user_io_oeb[3] ), .user_gpio_out(\user_io_out[3] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1a[2] ( .gpio_defaults({ \gpio_defaults[64] , \gpio_defaults[63] , \gpio_defaults[62] , \gpio_defaults[61] , \gpio_defaults[60] , \gpio_defaults[59] , \gpio_defaults[58] , \gpio_defaults[57] , \gpio_defaults[56] , \gpio_defaults[55] , \gpio_defaults[54] , \gpio_defaults[53] , \gpio_defaults[52] }), .mgmt_gpio_in(\mgmt_io_in[4] ), .mgmt_gpio_oeb(\one_loop1[2] ), .mgmt_gpio_out(\mgmt_io_in[4] ), .one(\one_loop1[2] ), .pad_gpio_ana_en(\mprj_io_analog_en[4] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[4] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[4] ), .pad_gpio_dm({ \mprj_io_dm[14] , \mprj_io_dm[13] , \mprj_io_dm[12] }), .pad_gpio_holdover(\mprj_io_holdover[4] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[4] ), .pad_gpio_in(\mprj_io_in[4] ), .pad_gpio_inenb(\mprj_io_inp_dis[4] ), .pad_gpio_out(\mprj_io_out[4] ), .pad_gpio_outenb(\mprj_io_oeb[4] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[4] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[4] ), .resetn(\gpio_resetn_1[3] ), .resetn_out(\gpio_resetn_1[4] ), .serial_clock(\gpio_clock_1[3] ), .serial_clock_out(\gpio_clock_1[4] ), .serial_data_in(\gpio_serial_link_1[3] ), .serial_data_out(\gpio_serial_link_1[4] ), .serial_load(\gpio_load_1[3] ), .serial_load_out(\gpio_load_1[4] ), .user_gpio_in(\user_io_in[4] ), .user_gpio_oeb(\user_io_oeb[4] ), .user_gpio_out(\user_io_out[4] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1a[3] ( .gpio_defaults({ \gpio_defaults[77] , \gpio_defaults[76] , \gpio_defaults[75] , \gpio_defaults[74] , \gpio_defaults[73] , \gpio_defaults[72] , \gpio_defaults[71] , \gpio_defaults[70] , \gpio_defaults[69] , \gpio_defaults[68] , \gpio_defaults[67] , \gpio_defaults[66] , \gpio_defaults[65] }), .mgmt_gpio_in(\mgmt_io_in[5] ), .mgmt_gpio_oeb(\one_loop1[3] ), .mgmt_gpio_out(\mgmt_io_in[5] ), .one(\one_loop1[3] ), .pad_gpio_ana_en(\mprj_io_analog_en[5] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[5] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[5] ), .pad_gpio_dm({ \mprj_io_dm[17] , \mprj_io_dm[16] , \mprj_io_dm[15] }), .pad_gpio_holdover(\mprj_io_holdover[5] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[5] ), .pad_gpio_in(\mprj_io_in[5] ), .pad_gpio_inenb(\mprj_io_inp_dis[5] ), .pad_gpio_out(\mprj_io_out[5] ), .pad_gpio_outenb(\mprj_io_oeb[5] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[5] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[5] ), .resetn(\gpio_resetn_1[4] ), .resetn_out(\gpio_resetn_1[5] ), .serial_clock(\gpio_clock_1[4] ), .serial_clock_out(\gpio_clock_1[5] ), .serial_data_in(\gpio_serial_link_1[4] ), .serial_data_out(\gpio_serial_link_1[5] ), .serial_load(\gpio_load_1[4] ), .serial_load_out(\gpio_load_1[5] ), .user_gpio_in(\user_io_in[5] ), .user_gpio_oeb(\user_io_oeb[5] ), .user_gpio_out(\user_io_out[5] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1a[4] ( .gpio_defaults({ \gpio_defaults[90] , \gpio_defaults[89] , \gpio_defaults[88] , \gpio_defaults[87] , \gpio_defaults[86] , \gpio_defaults[85] , \gpio_defaults[84] , \gpio_defaults[83] , \gpio_defaults[82] , \gpio_defaults[81] , \gpio_defaults[80] , \gpio_defaults[79] , \gpio_defaults[78] }), .mgmt_gpio_in(\mgmt_io_in[6] ), .mgmt_gpio_oeb(\one_loop1[4] ), .mgmt_gpio_out(\mgmt_io_in[6] ), .one(\one_loop1[4] ), .pad_gpio_ana_en(\mprj_io_analog_en[6] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[6] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[6] ), .pad_gpio_dm({ \mprj_io_dm[20] , \mprj_io_dm[19] , \mprj_io_dm[18] }), .pad_gpio_holdover(\mprj_io_holdover[6] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[6] ), .pad_gpio_in(\mprj_io_in[6] ), .pad_gpio_inenb(\mprj_io_inp_dis[6] ), .pad_gpio_out(\mprj_io_out[6] ), .pad_gpio_outenb(\mprj_io_oeb[6] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[6] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[6] ), .resetn(\gpio_resetn_1[5] ), .resetn_out(\gpio_resetn_1[6] ), .serial_clock(\gpio_clock_1[5] ), .serial_clock_out(\gpio_clock_1[6] ), .serial_data_in(\gpio_serial_link_1[5] ), .serial_data_out(\gpio_serial_link_1[6] ), .serial_load(\gpio_load_1[5] ), .serial_load_out(\gpio_load_1[6] ), .user_gpio_in(\user_io_in[6] ), .user_gpio_oeb(\user_io_oeb[6] ), .user_gpio_out(\user_io_out[6] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_1a[5] ( .gpio_defaults({ \gpio_defaults[103] , \gpio_defaults[102] , \gpio_defaults[101] , \gpio_defaults[100] , \gpio_defaults[99] , \gpio_defaults[98] , \gpio_defaults[97] , \gpio_defaults[96] , \gpio_defaults[95] , \gpio_defaults[94] , \gpio_defaults[93] , \gpio_defaults[92] , \gpio_defaults[91] }), .mgmt_gpio_in(\mgmt_io_in[7] ), .mgmt_gpio_oeb(\one_loop1[5] ), .mgmt_gpio_out(\mgmt_io_in[7] ), .one(\one_loop1[5] ), .pad_gpio_ana_en(\mprj_io_analog_en[7] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[7] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[7] ), .pad_gpio_dm({ \mprj_io_dm[23] , \mprj_io_dm[22] , \mprj_io_dm[21] }), .pad_gpio_holdover(\mprj_io_holdover[7] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[7] ), .pad_gpio_in(\mprj_io_in[7] ), .pad_gpio_inenb(\mprj_io_inp_dis[7] ), .pad_gpio_out(\mprj_io_out[7] ), .pad_gpio_outenb(\mprj_io_oeb[7] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[7] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[7] ), .resetn(\gpio_resetn_1[6] ), .resetn_out(\gpio_resetn_1[7] ), .serial_clock(\gpio_clock_1[6] ), .serial_clock_out(\gpio_clock_1[7] ), .serial_data_in(\gpio_serial_link_1[6] ), .serial_data_out(\gpio_serial_link_1[7] ), .serial_load(\gpio_load_1[6] ), .serial_load_out(\gpio_load_1[7] ), .user_gpio_in(\user_io_in[7] ), .user_gpio_oeb(\user_io_oeb[7] ), .user_gpio_out(\user_io_out[7] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[0] ( .gpio_defaults({ \gpio_defaults[194] , \gpio_defaults[193] , \gpio_defaults[192] , \gpio_defaults[191] , \gpio_defaults[190] , \gpio_defaults[189] , \gpio_defaults[188] , \gpio_defaults[187] , \gpio_defaults[186] , \gpio_defaults[185] , \gpio_defaults[184] , \gpio_defaults[183] , \gpio_defaults[182] }), .mgmt_gpio_in(\mgmt_io_in[25] ), .mgmt_gpio_oeb(\one_loop2[0] ), .mgmt_gpio_out(\mgmt_io_in[25] ), .one(\one_loop2[0] ), .pad_gpio_ana_en(\mprj_io_analog_en[14] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[14] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[14] ), .pad_gpio_dm({ \mprj_io_dm[44] , \mprj_io_dm[43] , \mprj_io_dm[42] }), .pad_gpio_holdover(\mprj_io_holdover[14] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[14] ), .pad_gpio_in(\mprj_io_in[14] ), .pad_gpio_inenb(\mprj_io_inp_dis[14] ), .pad_gpio_out(\mprj_io_out[14] ), .pad_gpio_outenb(\mprj_io_oeb[14] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[14] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[14] ), .resetn(\gpio_resetn_2[1] ), .resetn_out(\gpio_resetn_2[0] ), .serial_clock(\gpio_clock_2[1] ), .serial_clock_out(\gpio_clock_2[0] ), .serial_data_in(\gpio_serial_link_2[1] ), .serial_data_out(\gpio_serial_link_2[0] ), .serial_load(\gpio_load_2[1] ), .serial_load_out(\gpio_load_2[0] ), .user_gpio_in(\user_io_in[14] ), .user_gpio_oeb(\user_io_oeb[14] ), .user_gpio_out(\user_io_out[14] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[1] ( .gpio_defaults({ \gpio_defaults[207] , \gpio_defaults[206] , \gpio_defaults[205] , \gpio_defaults[204] , \gpio_defaults[203] , \gpio_defaults[202] , \gpio_defaults[201] , \gpio_defaults[200] , \gpio_defaults[199] , \gpio_defaults[198] , \gpio_defaults[197] , \gpio_defaults[196] , \gpio_defaults[195] }), .mgmt_gpio_in(\mgmt_io_in[26] ), .mgmt_gpio_oeb(\one_loop2[1] ), .mgmt_gpio_out(\mgmt_io_in[26] ), .one(\one_loop2[1] ), .pad_gpio_ana_en(\mprj_io_analog_en[15] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[15] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[15] ), .pad_gpio_dm({ \mprj_io_dm[47] , \mprj_io_dm[46] , \mprj_io_dm[45] }), .pad_gpio_holdover(\mprj_io_holdover[15] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[15] ), .pad_gpio_in(\mprj_io_in[15] ), .pad_gpio_inenb(\mprj_io_inp_dis[15] ), .pad_gpio_out(\mprj_io_out[15] ), .pad_gpio_outenb(\mprj_io_oeb[15] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[15] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[15] ), .resetn(\gpio_resetn_2[2] ), .resetn_out(\gpio_resetn_2[1] ), .serial_clock(\gpio_clock_2[2] ), .serial_clock_out(\gpio_clock_2[1] ), .serial_data_in(\gpio_serial_link_2[2] ), .serial_data_out(\gpio_serial_link_2[1] ), .serial_load(\gpio_load_2[2] ), .serial_load_out(\gpio_load_2[1] ), .user_gpio_in(\user_io_in[15] ), .user_gpio_oeb(\user_io_oeb[15] ), .user_gpio_out(\user_io_out[15] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[2] ( .gpio_defaults({ \gpio_defaults[220] , \gpio_defaults[219] , \gpio_defaults[218] , \gpio_defaults[217] , \gpio_defaults[216] , \gpio_defaults[215] , \gpio_defaults[214] , \gpio_defaults[213] , \gpio_defaults[212] , \gpio_defaults[211] , \gpio_defaults[210] , \gpio_defaults[209] , \gpio_defaults[208] }), .mgmt_gpio_in(\mgmt_io_in[27] ), .mgmt_gpio_oeb(\one_loop2[2] ), .mgmt_gpio_out(\mgmt_io_in[27] ), .one(\one_loop2[2] ), .pad_gpio_ana_en(\mprj_io_analog_en[16] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[16] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[16] ), .pad_gpio_dm({ \mprj_io_dm[50] , \mprj_io_dm[49] , \mprj_io_dm[48] }), .pad_gpio_holdover(\mprj_io_holdover[16] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[16] ), .pad_gpio_in(\mprj_io_in[16] ), .pad_gpio_inenb(\mprj_io_inp_dis[16] ), .pad_gpio_out(\mprj_io_out[16] ), .pad_gpio_outenb(\mprj_io_oeb[16] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[16] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[16] ), .resetn(\gpio_resetn_2[3] ), .resetn_out(\gpio_resetn_2[2] ), .serial_clock(\gpio_clock_2[3] ), .serial_clock_out(\gpio_clock_2[2] ), .serial_data_in(\gpio_serial_link_2[3] ), .serial_data_out(\gpio_serial_link_2[2] ), .serial_load(\gpio_load_2[3] ), .serial_load_out(\gpio_load_2[2] ), .user_gpio_in(\user_io_in[16] ), .user_gpio_oeb(\user_io_oeb[16] ), .user_gpio_out(\user_io_out[16] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[3] ( .gpio_defaults({ \gpio_defaults[233] , \gpio_defaults[232] , \gpio_defaults[231] , \gpio_defaults[230] , \gpio_defaults[229] , \gpio_defaults[228] , \gpio_defaults[227] , \gpio_defaults[226] , \gpio_defaults[225] , \gpio_defaults[224] , \gpio_defaults[223] , \gpio_defaults[222] , \gpio_defaults[221] }), .mgmt_gpio_in(\mgmt_io_in[28] ), .mgmt_gpio_oeb(\one_loop2[3] ), .mgmt_gpio_out(\mgmt_io_in[28] ), .one(\one_loop2[3] ), .pad_gpio_ana_en(\mprj_io_analog_en[17] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[17] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[17] ), .pad_gpio_dm({ \mprj_io_dm[53] , \mprj_io_dm[52] , \mprj_io_dm[51] }), .pad_gpio_holdover(\mprj_io_holdover[17] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[17] ), .pad_gpio_in(\mprj_io_in[17] ), .pad_gpio_inenb(\mprj_io_inp_dis[17] ), .pad_gpio_out(\mprj_io_out[17] ), .pad_gpio_outenb(\mprj_io_oeb[17] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[17] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[17] ), .resetn(\gpio_resetn_2[4] ), .resetn_out(\gpio_resetn_2[3] ), .serial_clock(\gpio_clock_2[4] ), .serial_clock_out(\gpio_clock_2[3] ), .serial_data_in(\gpio_serial_link_2[4] ), .serial_data_out(\gpio_serial_link_2[3] ), .serial_load(\gpio_load_2[4] ), .serial_load_out(\gpio_load_2[3] ), .user_gpio_in(\user_io_in[17] ), .user_gpio_oeb(\user_io_oeb[17] ), .user_gpio_out(\user_io_out[17] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[4] ( .gpio_defaults({ \gpio_defaults[246] , \gpio_defaults[245] , \gpio_defaults[244] , \gpio_defaults[243] , \gpio_defaults[242] , \gpio_defaults[241] , \gpio_defaults[240] , \gpio_defaults[239] , \gpio_defaults[238] , \gpio_defaults[237] , \gpio_defaults[236] , \gpio_defaults[235] , \gpio_defaults[234] }), .mgmt_gpio_in(\mgmt_io_in[29] ), .mgmt_gpio_oeb(\one_loop2[4] ), .mgmt_gpio_out(\mgmt_io_in[29] ), .one(\one_loop2[4] ), .pad_gpio_ana_en(\mprj_io_analog_en[18] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[18] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[18] ), .pad_gpio_dm({ \mprj_io_dm[56] , \mprj_io_dm[55] , \mprj_io_dm[54] }), .pad_gpio_holdover(\mprj_io_holdover[18] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[18] ), .pad_gpio_in(\mprj_io_in[18] ), .pad_gpio_inenb(\mprj_io_inp_dis[18] ), .pad_gpio_out(\mprj_io_out[18] ), .pad_gpio_outenb(\mprj_io_oeb[18] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[18] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[18] ), .resetn(\gpio_resetn_2[5] ), .resetn_out(\gpio_resetn_2[4] ), .serial_clock(\gpio_clock_2[5] ), .serial_clock_out(\gpio_clock_2[4] ), .serial_data_in(\gpio_serial_link_2[5] ), .serial_data_out(\gpio_serial_link_2[4] ), .serial_load(\gpio_load_2[5] ), .serial_load_out(\gpio_load_2[4] ), .user_gpio_in(\user_io_in[18] ), .user_gpio_oeb(\user_io_oeb[18] ), .user_gpio_out(\user_io_out[18] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[5] ( .gpio_defaults({ \gpio_defaults[259] , \gpio_defaults[258] , \gpio_defaults[257] , \gpio_defaults[256] , \gpio_defaults[255] , \gpio_defaults[254] , \gpio_defaults[253] , \gpio_defaults[252] , \gpio_defaults[251] , \gpio_defaults[250] , \gpio_defaults[249] , \gpio_defaults[248] , \gpio_defaults[247] }), .mgmt_gpio_in(\mgmt_io_in[30] ), .mgmt_gpio_oeb(\one_loop2[5] ), .mgmt_gpio_out(\mgmt_io_in[30] ), .one(\one_loop2[5] ), .pad_gpio_ana_en(\mprj_io_analog_en[19] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[19] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[19] ), .pad_gpio_dm({ \mprj_io_dm[59] , \mprj_io_dm[58] , \mprj_io_dm[57] }), .pad_gpio_holdover(\mprj_io_holdover[19] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[19] ), .pad_gpio_in(\mprj_io_in[19] ), .pad_gpio_inenb(\mprj_io_inp_dis[19] ), .pad_gpio_out(\mprj_io_out[19] ), .pad_gpio_outenb(\mprj_io_oeb[19] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[19] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[19] ), .resetn(\gpio_resetn_2[6] ), .resetn_out(\gpio_resetn_2[5] ), .serial_clock(\gpio_clock_2[6] ), .serial_clock_out(\gpio_clock_2[5] ), .serial_data_in(\gpio_serial_link_2[6] ), .serial_data_out(\gpio_serial_link_2[5] ), .serial_load(\gpio_load_2[6] ), .serial_load_out(\gpio_load_2[5] ), .user_gpio_in(\user_io_in[19] ), .user_gpio_oeb(\user_io_oeb[19] ), .user_gpio_out(\user_io_out[19] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[6] ( .gpio_defaults({ \gpio_defaults[272] , \gpio_defaults[271] , \gpio_defaults[270] , \gpio_defaults[269] , \gpio_defaults[268] , \gpio_defaults[267] , \gpio_defaults[266] , \gpio_defaults[265] , \gpio_defaults[264] , \gpio_defaults[263] , \gpio_defaults[262] , \gpio_defaults[261] , \gpio_defaults[260] }), .mgmt_gpio_in(\mgmt_io_in[31] ), .mgmt_gpio_oeb(\one_loop2[6] ), .mgmt_gpio_out(\mgmt_io_in[31] ), .one(\one_loop2[6] ), .pad_gpio_ana_en(\mprj_io_analog_en[20] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[20] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[20] ), .pad_gpio_dm({ \mprj_io_dm[62] , \mprj_io_dm[61] , \mprj_io_dm[60] }), .pad_gpio_holdover(\mprj_io_holdover[20] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[20] ), .pad_gpio_in(\mprj_io_in[20] ), .pad_gpio_inenb(\mprj_io_inp_dis[20] ), .pad_gpio_out(\mprj_io_out[20] ), .pad_gpio_outenb(\mprj_io_oeb[20] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[20] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[20] ), .resetn(\gpio_resetn_2[7] ), .resetn_out(\gpio_resetn_2[6] ), .serial_clock(\gpio_clock_2[7] ), .serial_clock_out(\gpio_clock_2[6] ), .serial_data_in(\gpio_serial_link_2[7] ), .serial_data_out(\gpio_serial_link_2[6] ), .serial_load(\gpio_load_2[7] ), .serial_load_out(\gpio_load_2[6] ), .user_gpio_in(\user_io_in[20] ), .user_gpio_oeb(\user_io_oeb[20] ), .user_gpio_out(\user_io_out[20] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[7] ( .gpio_defaults({ \gpio_defaults[285] , \gpio_defaults[284] , \gpio_defaults[283] , \gpio_defaults[282] , \gpio_defaults[281] , \gpio_defaults[280] , \gpio_defaults[279] , \gpio_defaults[278] , \gpio_defaults[277] , \gpio_defaults[276] , \gpio_defaults[275] , \gpio_defaults[274] , \gpio_defaults[273] }), .mgmt_gpio_in(\mgmt_io_in[32] ), .mgmt_gpio_oeb(\one_loop2[7] ), .mgmt_gpio_out(\mgmt_io_in[32] ), .one(\one_loop2[7] ), .pad_gpio_ana_en(\mprj_io_analog_en[21] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[21] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[21] ), .pad_gpio_dm({ \mprj_io_dm[65] , \mprj_io_dm[64] , \mprj_io_dm[63] }), .pad_gpio_holdover(\mprj_io_holdover[21] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[21] ), .pad_gpio_in(\mprj_io_in[21] ), .pad_gpio_inenb(\mprj_io_inp_dis[21] ), .pad_gpio_out(\mprj_io_out[21] ), .pad_gpio_outenb(\mprj_io_oeb[21] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[21] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[21] ), .resetn(\gpio_resetn_2[8] ), .resetn_out(\gpio_resetn_2[7] ), .serial_clock(\gpio_clock_2[8] ), .serial_clock_out(\gpio_clock_2[7] ), .serial_data_in(\gpio_serial_link_2[8] ), .serial_data_out(\gpio_serial_link_2[7] ), .serial_load(\gpio_load_2[8] ), .serial_load_out(\gpio_load_2[7] ), .user_gpio_in(\user_io_in[21] ), .user_gpio_oeb(\user_io_oeb[21] ), .user_gpio_out(\user_io_out[21] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[8] ( .gpio_defaults({ \gpio_defaults[298] , \gpio_defaults[297] , \gpio_defaults[296] , \gpio_defaults[295] , \gpio_defaults[294] , \gpio_defaults[293] , \gpio_defaults[292] , \gpio_defaults[291] , \gpio_defaults[290] , \gpio_defaults[289] , \gpio_defaults[288] , \gpio_defaults[287] , \gpio_defaults[286] }), .mgmt_gpio_in(\mgmt_io_in[33] ), .mgmt_gpio_oeb(\one_loop2[8] ), .mgmt_gpio_out(\mgmt_io_in[33] ), .one(\one_loop2[8] ), .pad_gpio_ana_en(\mprj_io_analog_en[22] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[22] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[22] ), .pad_gpio_dm({ \mprj_io_dm[68] , \mprj_io_dm[67] , \mprj_io_dm[66] }), .pad_gpio_holdover(\mprj_io_holdover[22] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[22] ), .pad_gpio_in(\mprj_io_in[22] ), .pad_gpio_inenb(\mprj_io_inp_dis[22] ), .pad_gpio_out(\mprj_io_out[22] ), .pad_gpio_outenb(\mprj_io_oeb[22] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[22] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[22] ), .resetn(\gpio_resetn_2[9] ), .resetn_out(\gpio_resetn_2[8] ), .serial_clock(\gpio_clock_2[9] ), .serial_clock_out(\gpio_clock_2[8] ), .serial_data_in(\gpio_serial_link_2[9] ), .serial_data_out(\gpio_serial_link_2[8] ), .serial_load(\gpio_load_2[9] ), .serial_load_out(\gpio_load_2[8] ), .user_gpio_in(\user_io_in[22] ), .user_gpio_oeb(\user_io_oeb[22] ), .user_gpio_out(\user_io_out[22] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_control_block \gpio_control_in_2[9] ( .gpio_defaults({ \gpio_defaults[311] , \gpio_defaults[310] , \gpio_defaults[309] , \gpio_defaults[308] , \gpio_defaults[307] , \gpio_defaults[306] , \gpio_defaults[305] , \gpio_defaults[304] , \gpio_defaults[303] , \gpio_defaults[302] , \gpio_defaults[301] , \gpio_defaults[300] , \gpio_defaults[299] }), .mgmt_gpio_in(\mgmt_io_in[34] ), .mgmt_gpio_oeb(\one_loop2[9] ), .mgmt_gpio_out(\mgmt_io_in[34] ), .one(\one_loop2[9] ), .pad_gpio_ana_en(\mprj_io_analog_en[23] ), .pad_gpio_ana_pol(\mprj_io_analog_pol[23] ), .pad_gpio_ana_sel(\mprj_io_analog_sel[23] ), .pad_gpio_dm({ \mprj_io_dm[71] , \mprj_io_dm[70] , \mprj_io_dm[69] }), .pad_gpio_holdover(\mprj_io_holdover[23] ), .pad_gpio_ib_mode_sel(\mprj_io_ib_mode_sel[23] ), .pad_gpio_in(\mprj_io_in[23] ), .pad_gpio_inenb(\mprj_io_inp_dis[23] ), .pad_gpio_out(\mprj_io_out[23] ), .pad_gpio_outenb(\mprj_io_oeb[23] ), .pad_gpio_slow_sel(\mprj_io_slow_sel[23] ), .pad_gpio_vtrip_sel(\mprj_io_vtrip_sel[23] ), .resetn(\gpio_resetn_2[10] ), .resetn_out(\gpio_resetn_2[9] ), .serial_clock(\gpio_clock_2[10] ), .serial_clock_out(\gpio_clock_2[9] ), .serial_data_in(\gpio_serial_link_2[10] ), .serial_data_out(\gpio_serial_link_2[9] ), .serial_load(\gpio_load_2[10] ), .serial_load_out(\gpio_load_2[9] ), .user_gpio_in(\user_io_in[23] ), .user_gpio_oeb(\user_io_oeb[23] ), .user_gpio_out(\user_io_out[23] ), .vccd(vccd_core), .vccd1(vccd1_core), .vssd(vssd_core), .vssd1(vssd1_core), .zero() ); gpio_defaults_block \gpio_defaults_block_0[0] ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[12] , \gpio_defaults[11] , \gpio_defaults[10] , \gpio_defaults[9] , \gpio_defaults[8] , \gpio_defaults[7] , \gpio_defaults[6] , \gpio_defaults[5] , \gpio_defaults[4] , \gpio_defaults[3] , \gpio_defaults[2] , \gpio_defaults[1] , \gpio_defaults[0] }) ); gpio_defaults_block \gpio_defaults_block_0[1] ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[25] , \gpio_defaults[24] , \gpio_defaults[23] , \gpio_defaults[22] , \gpio_defaults[21] , \gpio_defaults[20] , \gpio_defaults[19] , \gpio_defaults[18] , \gpio_defaults[17] , \gpio_defaults[16] , \gpio_defaults[15] , \gpio_defaults[14] , \gpio_defaults[13] }) ); gpio_defaults_block gpio_defaults_block_10 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[142] , \gpio_defaults[141] , \gpio_defaults[140] , \gpio_defaults[139] , \gpio_defaults[138] , \gpio_defaults[137] , \gpio_defaults[136] , \gpio_defaults[135] , \gpio_defaults[134] , \gpio_defaults[133] , \gpio_defaults[132] , \gpio_defaults[131] , \gpio_defaults[130] }) ); gpio_defaults_block gpio_defaults_block_11 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[155] , \gpio_defaults[154] , \gpio_defaults[153] , \gpio_defaults[152] , \gpio_defaults[151] , \gpio_defaults[150] , \gpio_defaults[149] , \gpio_defaults[148] , \gpio_defaults[147] , \gpio_defaults[146] , \gpio_defaults[145] , \gpio_defaults[144] , \gpio_defaults[143] }) ); gpio_defaults_block gpio_defaults_block_12 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[168] , \gpio_defaults[167] , \gpio_defaults[166] , \gpio_defaults[165] , \gpio_defaults[164] , \gpio_defaults[163] , \gpio_defaults[162] , \gpio_defaults[161] , \gpio_defaults[160] , \gpio_defaults[159] , \gpio_defaults[158] , \gpio_defaults[157] , \gpio_defaults[156] }) ); gpio_defaults_block gpio_defaults_block_13 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[181] , \gpio_defaults[180] , \gpio_defaults[179] , \gpio_defaults[178] , \gpio_defaults[177] , \gpio_defaults[176] , \gpio_defaults[175] , \gpio_defaults[174] , \gpio_defaults[173] , \gpio_defaults[172] , \gpio_defaults[171] , \gpio_defaults[170] , \gpio_defaults[169] }) ); gpio_defaults_block gpio_defaults_block_14 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[194] , \gpio_defaults[193] , \gpio_defaults[192] , \gpio_defaults[191] , \gpio_defaults[190] , \gpio_defaults[189] , \gpio_defaults[188] , \gpio_defaults[187] , \gpio_defaults[186] , \gpio_defaults[185] , \gpio_defaults[184] , \gpio_defaults[183] , \gpio_defaults[182] }) ); gpio_defaults_block gpio_defaults_block_26 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[207] , \gpio_defaults[206] , \gpio_defaults[205] , \gpio_defaults[204] , \gpio_defaults[203] , \gpio_defaults[202] , \gpio_defaults[201] , \gpio_defaults[200] , \gpio_defaults[199] , \gpio_defaults[198] , \gpio_defaults[197] , \gpio_defaults[196] , \gpio_defaults[195] }) ); gpio_defaults_block gpio_defaults_block_27 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[220] , \gpio_defaults[219] , \gpio_defaults[218] , \gpio_defaults[217] , \gpio_defaults[216] , \gpio_defaults[215] , \gpio_defaults[214] , \gpio_defaults[213] , \gpio_defaults[212] , \gpio_defaults[211] , \gpio_defaults[210] , \gpio_defaults[209] , \gpio_defaults[208] }) ); gpio_defaults_block gpio_defaults_block_28 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[233] , \gpio_defaults[232] , \gpio_defaults[231] , \gpio_defaults[230] , \gpio_defaults[229] , \gpio_defaults[228] , \gpio_defaults[227] , \gpio_defaults[226] , \gpio_defaults[225] , \gpio_defaults[224] , \gpio_defaults[223] , \gpio_defaults[222] , \gpio_defaults[221] }) ); gpio_defaults_block gpio_defaults_block_29 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[246] , \gpio_defaults[245] , \gpio_defaults[244] , \gpio_defaults[243] , \gpio_defaults[242] , \gpio_defaults[241] , \gpio_defaults[240] , \gpio_defaults[239] , \gpio_defaults[238] , \gpio_defaults[237] , \gpio_defaults[236] , \gpio_defaults[235] , \gpio_defaults[234] }) ); gpio_defaults_block \gpio_defaults_block_2[0] ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[38] , \gpio_defaults[37] , \gpio_defaults[36] , \gpio_defaults[35] , \gpio_defaults[34] , \gpio_defaults[33] , \gpio_defaults[32] , \gpio_defaults[31] , \gpio_defaults[30] , \gpio_defaults[29] , \gpio_defaults[28] , \gpio_defaults[27] , \gpio_defaults[26] }) ); gpio_defaults_block \gpio_defaults_block_2[1] ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[51] , \gpio_defaults[50] , \gpio_defaults[49] , \gpio_defaults[48] , \gpio_defaults[47] , \gpio_defaults[46] , \gpio_defaults[45] , \gpio_defaults[44] , \gpio_defaults[43] , \gpio_defaults[42] , \gpio_defaults[41] , \gpio_defaults[40] , \gpio_defaults[39] }) ); gpio_defaults_block \gpio_defaults_block_2[2] ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[64] , \gpio_defaults[63] , \gpio_defaults[62] , \gpio_defaults[61] , \gpio_defaults[60] , \gpio_defaults[59] , \gpio_defaults[58] , \gpio_defaults[57] , \gpio_defaults[56] , \gpio_defaults[55] , \gpio_defaults[54] , \gpio_defaults[53] , \gpio_defaults[52] }) ); gpio_defaults_block gpio_defaults_block_30 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[259] , \gpio_defaults[258] , \gpio_defaults[257] , \gpio_defaults[256] , \gpio_defaults[255] , \gpio_defaults[254] , \gpio_defaults[253] , \gpio_defaults[252] , \gpio_defaults[251] , \gpio_defaults[250] , \gpio_defaults[249] , \gpio_defaults[248] , \gpio_defaults[247] }) ); gpio_defaults_block gpio_defaults_block_31 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[272] , \gpio_defaults[271] , \gpio_defaults[270] , \gpio_defaults[269] , \gpio_defaults[268] , \gpio_defaults[267] , \gpio_defaults[266] , \gpio_defaults[265] , \gpio_defaults[264] , \gpio_defaults[263] , \gpio_defaults[262] , \gpio_defaults[261] , \gpio_defaults[260] }) ); gpio_defaults_block gpio_defaults_block_32 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[285] , \gpio_defaults[284] , \gpio_defaults[283] , \gpio_defaults[282] , \gpio_defaults[281] , \gpio_defaults[280] , \gpio_defaults[279] , \gpio_defaults[278] , \gpio_defaults[277] , \gpio_defaults[276] , \gpio_defaults[275] , \gpio_defaults[274] , \gpio_defaults[273] }) ); gpio_defaults_block gpio_defaults_block_33 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[298] , \gpio_defaults[297] , \gpio_defaults[296] , \gpio_defaults[295] , \gpio_defaults[294] , \gpio_defaults[293] , \gpio_defaults[292] , \gpio_defaults[291] , \gpio_defaults[290] , \gpio_defaults[289] , \gpio_defaults[288] , \gpio_defaults[287] , \gpio_defaults[286] }) ); gpio_defaults_block gpio_defaults_block_34 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[311] , \gpio_defaults[310] , \gpio_defaults[309] , \gpio_defaults[308] , \gpio_defaults[307] , \gpio_defaults[306] , \gpio_defaults[305] , \gpio_defaults[304] , \gpio_defaults[303] , \gpio_defaults[302] , \gpio_defaults[301] , \gpio_defaults[300] , \gpio_defaults[299] }) ); gpio_defaults_block gpio_defaults_block_35 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[324] , \gpio_defaults[323] , \gpio_defaults[322] , \gpio_defaults[321] , \gpio_defaults[320] , \gpio_defaults[319] , \gpio_defaults[318] , \gpio_defaults[317] , \gpio_defaults[316] , \gpio_defaults[315] , \gpio_defaults[314] , \gpio_defaults[313] , \gpio_defaults[312] }) ); gpio_defaults_block gpio_defaults_block_36 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[337] , \gpio_defaults[336] , \gpio_defaults[335] , \gpio_defaults[334] , \gpio_defaults[333] , \gpio_defaults[332] , \gpio_defaults[331] , \gpio_defaults[330] , \gpio_defaults[329] , \gpio_defaults[328] , \gpio_defaults[327] , \gpio_defaults[326] , \gpio_defaults[325] }) ); gpio_defaults_block gpio_defaults_block_37 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[350] , \gpio_defaults[349] , \gpio_defaults[348] , \gpio_defaults[347] , \gpio_defaults[346] , \gpio_defaults[345] , \gpio_defaults[344] , \gpio_defaults[343] , \gpio_defaults[342] , \gpio_defaults[341] , \gpio_defaults[340] , \gpio_defaults[339] , \gpio_defaults[338] }) ); gpio_defaults_block gpio_defaults_block_5 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[77] , \gpio_defaults[76] , \gpio_defaults[75] , \gpio_defaults[74] , \gpio_defaults[73] , \gpio_defaults[72] , \gpio_defaults[71] , \gpio_defaults[70] , \gpio_defaults[69] , \gpio_defaults[68] , \gpio_defaults[67] , \gpio_defaults[66] , \gpio_defaults[65] }) ); gpio_defaults_block gpio_defaults_block_6 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[90] , \gpio_defaults[89] , \gpio_defaults[88] , \gpio_defaults[87] , \gpio_defaults[86] , \gpio_defaults[85] , \gpio_defaults[84] , \gpio_defaults[83] , \gpio_defaults[82] , \gpio_defaults[81] , \gpio_defaults[80] , \gpio_defaults[79] , \gpio_defaults[78] }) ); gpio_defaults_block gpio_defaults_block_7 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[103] , \gpio_defaults[102] , \gpio_defaults[101] , \gpio_defaults[100] , \gpio_defaults[99] , \gpio_defaults[98] , \gpio_defaults[97] , \gpio_defaults[96] , \gpio_defaults[95] , \gpio_defaults[94] , \gpio_defaults[93] , \gpio_defaults[92] , \gpio_defaults[91] }) ); gpio_defaults_block gpio_defaults_block_8 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[116] , \gpio_defaults[115] , \gpio_defaults[114] , \gpio_defaults[113] , \gpio_defaults[112] , \gpio_defaults[111] , \gpio_defaults[110] , \gpio_defaults[109] , \gpio_defaults[108] , \gpio_defaults[107] , \gpio_defaults[106] , \gpio_defaults[105] , \gpio_defaults[104] }) ); gpio_defaults_block gpio_defaults_block_9 ( .VGND(vssd_core), .VPWR(vccd_core), .gpio_defaults({ \gpio_defaults[129] , \gpio_defaults[128] , \gpio_defaults[127] , \gpio_defaults[126] , \gpio_defaults[125] , \gpio_defaults[124] , \gpio_defaults[123] , \gpio_defaults[122] , \gpio_defaults[121] , \gpio_defaults[120] , \gpio_defaults[119] , \gpio_defaults[118] , \gpio_defaults[117] }) ); housekeeping housekeeping ( .VGND(vssd_core), .VPWR(vccd_core), .debug_in(debug_in), .debug_mode(debug_mode), .debug_oeb(debug_oeb), .debug_out(debug_out), .irq({ \irq_spi[2] , \irq_spi[1] , \irq_spi[0] }), .mask_rev_in({ \mask_rev[31] , \mask_rev[30] , \mask_rev[29] , \mask_rev[28] , \mask_rev[27] , \mask_rev[26] , \mask_rev[25] , \mask_rev[24] , \mask_rev[23] , \mask_rev[22] , \mask_rev[21] , \mask_rev[20] , \mask_rev[19] , \mask_rev[18] , \mask_rev[17] , \mask_rev[16] , \mask_rev[15] , \mask_rev[14] , \mask_rev[13] , \mask_rev[12] , \mask_rev[11] , \mask_rev[10] , \mask_rev[9] , \mask_rev[8] , \mask_rev[7] , \mask_rev[6] , \mask_rev[5] , \mask_rev[4] , \mask_rev[3] , \mask_rev[2] , \mask_rev[1] , \mask_rev[0] }), .mgmt_gpio_in({ \mgmt_io_in[37] , \mgmt_io_in[36] , \mgmt_io_in[35] , \mgmt_io_in[34] , \mgmt_io_in[33] , \mgmt_io_in[32] , \mgmt_io_in[31] , \mgmt_io_in[30] , \mgmt_io_in[29] , \mgmt_io_in[28] , \mgmt_io_in[27] , \mgmt_io_in[26] , \mgmt_io_in[25] , \mgmt_io_in[24] , \mgmt_io_in[23] , \mgmt_io_in[22] , \mgmt_io_in[21] , \mgmt_io_in[20] , \mgmt_io_in[19] , \mgmt_io_in[18] , \mgmt_io_in[17] , \mgmt_io_in[16] , \mgmt_io_in[15] , \mgmt_io_in[14] , \mgmt_io_in[13] , \mgmt_io_in[12] , \mgmt_io_in[11] , \mgmt_io_in[10] , \mgmt_io_in[9] , \mgmt_io_in[8] , \mgmt_io_in[7] , \mgmt_io_in[6] , \mgmt_io_in[5] , \mgmt_io_in[4] , \mgmt_io_in[3] , \mgmt_io_in[2] , \mgmt_io_in[1] , \mgmt_io_in[0] }), .mgmt_gpio_oeb({ \mgmt_io_oeb[4] , \mgmt_io_oeb[3] , \mgmt_io_oeb[2] , \mgmt_io_nc[32] , \mgmt_io_nc[31] , \mgmt_io_nc[30] , \mgmt_io_nc[29] , \mgmt_io_nc[28] , \mgmt_io_nc[27] , \mgmt_io_nc[26] , \mgmt_io_nc[25] , \mgmt_io_nc[24] , \mgmt_io_nc[23] , \mgmt_io_nc[22] , \mgmt_io_nc[21] , \mgmt_io_nc[20] , \mgmt_io_nc[19] , \mgmt_io_nc[18] , \mgmt_io_nc[17] , \mgmt_io_nc[16] , \mgmt_io_nc[15] , \mgmt_io_nc[14] , \mgmt_io_nc[13] , \mgmt_io_nc[12] , \mgmt_io_nc[11] , \mgmt_io_nc[10] , \mgmt_io_nc[9] , \mgmt_io_nc[8] , \mgmt_io_nc[7] , \mgmt_io_nc[6] , \mgmt_io_nc[5] , \mgmt_io_nc[4] , \mgmt_io_nc[3] , \mgmt_io_nc[2] , \mgmt_io_nc[1] , \mgmt_io_nc[0] , \mgmt_io_oeb[1] , \mgmt_io_oeb[0] }), .mgmt_gpio_out({ \mgmt_io_out[4] , \mgmt_io_out[3] , \mgmt_io_out[2] , \mgmt_io_in[34] , \mgmt_io_in[33] , \mgmt_io_in[32] , \mgmt_io_in[31] , \mgmt_io_in[30] , \mgmt_io_in[29] , \mgmt_io_in[28] , \mgmt_io_in[27] , \mgmt_io_in[26] , \mgmt_io_in[25] , \mgmt_io_in[24] , \mgmt_io_in[23] , \mgmt_io_in[22] , \mgmt_io_in[21] , \mgmt_io_in[20] , \mgmt_io_in[19] , \mgmt_io_in[18] , \mgmt_io_in[17] , \mgmt_io_in[16] , \mgmt_io_in[15] , \mgmt_io_in[14] , \mgmt_io_in[13] , \mgmt_io_in[12] , \mgmt_io_in[11] , \mgmt_io_in[10] , \mgmt_io_in[9] , \mgmt_io_in[8] , \mgmt_io_in[7] , \mgmt_io_in[6] , \mgmt_io_in[5] , \mgmt_io_in[4] , \mgmt_io_in[3] , \mgmt_io_in[2] , \mgmt_io_out[1] , \mgmt_io_out[0] }), .pad_flash_clk(flash_clk_frame), .pad_flash_clk_oeb(flash_clk_oeb), .pad_flash_csb(flash_csb_frame), .pad_flash_csb_oeb(flash_csb_oeb), .pad_flash_io0_di(flash_io0_di), .pad_flash_io0_do(flash_io0_do), .pad_flash_io0_ieb(flash_io0_ieb), .pad_flash_io0_oeb(flash_io0_oeb), .pad_flash_io1_di(flash_io1_di), .pad_flash_io1_do(flash_io1_do), .pad_flash_io1_ieb(flash_io1_ieb), .pad_flash_io1_oeb(flash_io1_oeb), .pll90_sel({ \spi_pll90_sel[2] , \spi_pll90_sel[1] , \spi_pll90_sel[0] }), .pll_bypass(ext_clk_sel), .pll_dco_ena(spi_pll_dco_ena), .pll_div({ \spi_pll_div[4] , \spi_pll_div[3] , \spi_pll_div[2] , \spi_pll_div[1] , \spi_pll_div[0] }), .pll_ena(spi_pll_ena), .pll_sel({ \spi_pll_sel[2] , \spi_pll_sel[1] , \spi_pll_sel[0] }), .pll_trim({ \spi_pll_trim[25] , \spi_pll_trim[24] , \spi_pll_trim[23] , \spi_pll_trim[22] , \spi_pll_trim[21] , \spi_pll_trim[20] , \spi_pll_trim[19] , \spi_pll_trim[18] , \spi_pll_trim[17] , \spi_pll_trim[16] , \spi_pll_trim[15] , \spi_pll_trim[14] , \spi_pll_trim[13] , \spi_pll_trim[12] , \spi_pll_trim[11] , \spi_pll_trim[10] , \spi_pll_trim[9] , \spi_pll_trim[8] , \spi_pll_trim[7] , \spi_pll_trim[6] , \spi_pll_trim[5] , \spi_pll_trim[4] , \spi_pll_trim[3] , \spi_pll_trim[2] , \spi_pll_trim[1] , \spi_pll_trim[0] }), .porb(porb_l), .pwr_ctrl_out({ \pwr_ctrl_nc[3] , \pwr_ctrl_nc[2] , \pwr_ctrl_nc[1] , \pwr_ctrl_nc[0] }), .qspi_enabled(qspi_enabled), .reset(ext_reset), .ser_rx(ser_rx), .ser_tx(ser_tx), .serial_clock(\gpio_clock_1_shifted[0] ), .serial_data_1(\gpio_serial_link_1_shifted[0] ), .serial_data_2(\gpio_serial_link_2_shifted[12] ), .serial_load(\gpio_load_1_shifted[0] ), .serial_resetn(\gpio_resetn_1_shifted[0] ), .spi_csb(spi_csb), .spi_enabled(spi_enabled), .spi_sck(spi_sck), .spi_sdi(spi_sdi), .spi_sdo(spi_sdo), .spi_sdoenb(spi_sdoenb), .spimemio_flash_clk(flash_clk_core), .spimemio_flash_csb(flash_csb_core), .spimemio_flash_io0_di(flash_io0_di_core), .spimemio_flash_io0_do(flash_io0_do_core), .spimemio_flash_io0_oeb(flash_io0_oeb_core), .spimemio_flash_io1_di(flash_io1_di_core), .spimemio_flash_io1_do(flash_io1_do_core), .spimemio_flash_io1_oeb(flash_io1_oeb_core), .spimemio_flash_io2_di(flash_io2_di_core), .spimemio_flash_io2_do(flash_io2_do_core), .spimemio_flash_io2_oeb(flash_io2_oeb_core), .spimemio_flash_io3_di(flash_io3_di_core), .spimemio_flash_io3_do(flash_io3_do_core), .spimemio_flash_io3_oeb(flash_io3_oeb_core), .sram_ro_addr({ \hkspi_sram_addr[7] , \hkspi_sram_addr[6] , \hkspi_sram_addr[5] , \hkspi_sram_addr[4] , \hkspi_sram_addr[3] , \hkspi_sram_addr[2] , \hkspi_sram_addr[1] , \hkspi_sram_addr[0] }), .sram_ro_clk(hkspi_sram_clk), .sram_ro_csb(hkspi_sram_csb), .sram_ro_data({ \hkspi_sram_data[31] , \hkspi_sram_data[30] , \hkspi_sram_data[29] , \hkspi_sram_data[28] , \hkspi_sram_data[27] , \hkspi_sram_data[26] , \hkspi_sram_data[25] , \hkspi_sram_data[24] , \hkspi_sram_data[23] , \hkspi_sram_data[22] , \hkspi_sram_data[21] , \hkspi_sram_data[20] , \hkspi_sram_data[19] , \hkspi_sram_data[18] , \hkspi_sram_data[17] , \hkspi_sram_data[16] , \hkspi_sram_data[15] , \hkspi_sram_data[14] , \hkspi_sram_data[13] , \hkspi_sram_data[12] , \hkspi_sram_data[11] , \hkspi_sram_data[10] , \hkspi_sram_data[9] , \hkspi_sram_data[8] , \hkspi_sram_data[7] , \hkspi_sram_data[6] , \hkspi_sram_data[5] , \hkspi_sram_data[4] , \hkspi_sram_data[3] , \hkspi_sram_data[2] , \hkspi_sram_data[1] , \hkspi_sram_data[0] }), .trap(trap), .uart_enabled(uart_enabled), .user_clock(caravel_clk2), .usr1_vcc_pwrgood(mprj_vcc_pwrgood), .usr1_vdd_pwrgood(mprj_vdd_pwrgood), .usr2_vcc_pwrgood(mprj2_vcc_pwrgood), .usr2_vdd_pwrgood(mprj2_vdd_pwrgood), .wb_ack_o(hk_ack_i), .wb_adr_i({ \mprj_adr_o_core[31] , \mprj_adr_o_core[30] , \mprj_adr_o_core[29] , \mprj_adr_o_core[28] , \mprj_adr_o_core[27] , \mprj_adr_o_core[26] , \mprj_adr_o_core[25] , \mprj_adr_o_core[24] , \mprj_adr_o_core[23] , \mprj_adr_o_core[22] , \mprj_adr_o_core[21] , \mprj_adr_o_core[20] , \mprj_adr_o_core[19] , \mprj_adr_o_core[18] , \mprj_adr_o_core[17] , \mprj_adr_o_core[16] , \mprj_adr_o_core[15] , \mprj_adr_o_core[14] , \mprj_adr_o_core[13] , \mprj_adr_o_core[12] , \mprj_adr_o_core[11] , \mprj_adr_o_core[10] , \mprj_adr_o_core[9] , \mprj_adr_o_core[8] , \mprj_adr_o_core[7] , \mprj_adr_o_core[6] , \mprj_adr_o_core[5] , \mprj_adr_o_core[4] , \mprj_adr_o_core[3] , \mprj_adr_o_core[2] , \mprj_adr_o_core[1] , \mprj_adr_o_core[0] }), .wb_clk_i(caravel_clk), .wb_cyc_i(hk_cyc_o), .wb_dat_i({ \mprj_dat_o_core[31] , \mprj_dat_o_core[30] , \mprj_dat_o_core[29] , \mprj_dat_o_core[28] , \mprj_dat_o_core[27] , \mprj_dat_o_core[26] , \mprj_dat_o_core[25] , \mprj_dat_o_core[24] , \mprj_dat_o_core[23] , \mprj_dat_o_core[22] , \mprj_dat_o_core[21] , \mprj_dat_o_core[20] , \mprj_dat_o_core[19] , \mprj_dat_o_core[18] , \mprj_dat_o_core[17] , \mprj_dat_o_core[16] , \mprj_dat_o_core[15] , \mprj_dat_o_core[14] , \mprj_dat_o_core[13] , \mprj_dat_o_core[12] , \mprj_dat_o_core[11] , \mprj_dat_o_core[10] , \mprj_dat_o_core[9] , \mprj_dat_o_core[8] , \mprj_dat_o_core[7] , \mprj_dat_o_core[6] , \mprj_dat_o_core[5] , \mprj_dat_o_core[4] , \mprj_dat_o_core[3] , \mprj_dat_o_core[2] , \mprj_dat_o_core[1] , \mprj_dat_o_core[0] }), .wb_dat_o({ \hk_dat_i[31] , \hk_dat_i[30] , \hk_dat_i[29] , \hk_dat_i[28] , \hk_dat_i[27] , \hk_dat_i[26] , \hk_dat_i[25] , \hk_dat_i[24] , \hk_dat_i[23] , \hk_dat_i[22] , \hk_dat_i[21] , \hk_dat_i[20] , \hk_dat_i[19] , \hk_dat_i[18] , \hk_dat_i[17] , \hk_dat_i[16] , \hk_dat_i[15] , \hk_dat_i[14] , \hk_dat_i[13] , \hk_dat_i[12] , \hk_dat_i[11] , \hk_dat_i[10] , \hk_dat_i[9] , \hk_dat_i[8] , \hk_dat_i[7] , \hk_dat_i[6] , \hk_dat_i[5] , \hk_dat_i[4] , \hk_dat_i[3] , \hk_dat_i[2] , \hk_dat_i[1] , \hk_dat_i[0] }), .wb_rstn_i(caravel_rstn), .wb_sel_i({ \mprj_sel_o_core[3] , \mprj_sel_o_core[2] , \mprj_sel_o_core[1] , \mprj_sel_o_core[0] }), .wb_stb_i(hk_stb_o), .wb_we_i(mprj_we_o_core) ); mgmt_protect mgmt_buffers ( .caravel_clk(caravel_clk), .caravel_clk2(caravel_clk2), .caravel_rstn(caravel_rstn), .la_data_in_core({ \la_data_in_user[127] , \la_data_in_user[126] , \la_data_in_user[125] , \la_data_in_user[124] , \la_data_in_user[123] , \la_data_in_user[122] , \la_data_in_user[121] , \la_data_in_user[120] , \la_data_in_user[119] , \la_data_in_user[118] , \la_data_in_user[117] , \la_data_in_user[116] , \la_data_in_user[115] , \la_data_in_user[114] , \la_data_in_user[113] , \la_data_in_user[112] , \la_data_in_user[111] , \la_data_in_user[110] , \la_data_in_user[109] , \la_data_in_user[108] , \la_data_in_user[107] , \la_data_in_user[106] , \la_data_in_user[105] , \la_data_in_user[104] , \la_data_in_user[103] , \la_data_in_user[102] , \la_data_in_user[101] , \la_data_in_user[100] , \la_data_in_user[99] , \la_data_in_user[98] , \la_data_in_user[97] , \la_data_in_user[96] , \la_data_in_user[95] , \la_data_in_user[94] , \la_data_in_user[93] , \la_data_in_user[92] , \la_data_in_user[91] , \la_data_in_user[90] , \la_data_in_user[89] , \la_data_in_user[88] , \la_data_in_user[87] , \la_data_in_user[86] , \la_data_in_user[85] , \la_data_in_user[84] , \la_data_in_user[83] , \la_data_in_user[82] , \la_data_in_user[81] , \la_data_in_user[80] , \la_data_in_user[79] , \la_data_in_user[78] , \la_data_in_user[77] , \la_data_in_user[76] , \la_data_in_user[75] , \la_data_in_user[74] , \la_data_in_user[73] , \la_data_in_user[72] , \la_data_in_user[71] , \la_data_in_user[70] , \la_data_in_user[69] , \la_data_in_user[68] , \la_data_in_user[67] , \la_data_in_user[66] , \la_data_in_user[65] , \la_data_in_user[64] , \la_data_in_user[63] , \la_data_in_user[62] , \la_data_in_user[61] , \la_data_in_user[60] , \la_data_in_user[59] , \la_data_in_user[58] , \la_data_in_user[57] , \la_data_in_user[56] , \la_data_in_user[55] , \la_data_in_user[54] , \la_data_in_user[53] , \la_data_in_user[52] , \la_data_in_user[51] , \la_data_in_user[50] , \la_data_in_user[49] , \la_data_in_user[48] , \la_data_in_user[47] , \la_data_in_user[46] , \la_data_in_user[45] , \la_data_in_user[44] , \la_data_in_user[43] , \la_data_in_user[42] , \la_data_in_user[41] , \la_data_in_user[40] , \la_data_in_user[39] , \la_data_in_user[38] , \la_data_in_user[37] , \la_data_in_user[36] , \la_data_in_user[35] , \la_data_in_user[34] , \la_data_in_user[33] , \la_data_in_user[32] , \la_data_in_user[31] , \la_data_in_user[30] , \la_data_in_user[29] , \la_data_in_user[28] , \la_data_in_user[27] , \la_data_in_user[26] , \la_data_in_user[25] , \la_data_in_user[24] , \la_data_in_user[23] , \la_data_in_user[22] , \la_data_in_user[21] , \la_data_in_user[20] , \la_data_in_user[19] , \la_data_in_user[18] , \la_data_in_user[17] , \la_data_in_user[16] , \la_data_in_user[15] , \la_data_in_user[14] , \la_data_in_user[13] , \la_data_in_user[12] , \la_data_in_user[11] , \la_data_in_user[10] , \la_data_in_user[9] , \la_data_in_user[8] , \la_data_in_user[7] , \la_data_in_user[6] , \la_data_in_user[5] , \la_data_in_user[4] , \la_data_in_user[3] , \la_data_in_user[2] , \la_data_in_user[1] , \la_data_in_user[0] }), .la_data_in_mprj({ \la_data_in_mprj[127] , \la_data_in_mprj[126] , \la_data_in_mprj[125] , \la_data_in_mprj[124] , \la_data_in_mprj[123] , \la_data_in_mprj[122] , \la_data_in_mprj[121] , \la_data_in_mprj[120] , \la_data_in_mprj[119] , \la_data_in_mprj[118] , \la_data_in_mprj[117] , \la_data_in_mprj[116] , \la_data_in_mprj[115] , \la_data_in_mprj[114] , \la_data_in_mprj[113] , \la_data_in_mprj[112] , \la_data_in_mprj[111] , \la_data_in_mprj[110] , \la_data_in_mprj[109] , \la_data_in_mprj[108] , \la_data_in_mprj[107] , \la_data_in_mprj[106] , \la_data_in_mprj[105] , \la_data_in_mprj[104] , \la_data_in_mprj[103] , \la_data_in_mprj[102] , \la_data_in_mprj[101] , \la_data_in_mprj[100] , \la_data_in_mprj[99] , \la_data_in_mprj[98] , \la_data_in_mprj[97] , \la_data_in_mprj[96] , \la_data_in_mprj[95] , \la_data_in_mprj[94] , \la_data_in_mprj[93] , \la_data_in_mprj[92] , \la_data_in_mprj[91] , \la_data_in_mprj[90] , \la_data_in_mprj[89] , \la_data_in_mprj[88] , \la_data_in_mprj[87] , \la_data_in_mprj[86] , \la_data_in_mprj[85] , \la_data_in_mprj[84] , \la_data_in_mprj[83] , \la_data_in_mprj[82] , \la_data_in_mprj[81] , \la_data_in_mprj[80] , \la_data_in_mprj[79] , \la_data_in_mprj[78] , \la_data_in_mprj[77] , \la_data_in_mprj[76] , \la_data_in_mprj[75] , \la_data_in_mprj[74] , \la_data_in_mprj[73] , \la_data_in_mprj[72] , \la_data_in_mprj[71] , \la_data_in_mprj[70] , \la_data_in_mprj[69] , \la_data_in_mprj[68] , \la_data_in_mprj[67] , \la_data_in_mprj[66] , \la_data_in_mprj[65] , \la_data_in_mprj[64] , \la_data_in_mprj[63] , \la_data_in_mprj[62] , \la_data_in_mprj[61] , \la_data_in_mprj[60] , \la_data_in_mprj[59] , \la_data_in_mprj[58] , \la_data_in_mprj[57] , \la_data_in_mprj[56] , \la_data_in_mprj[55] , \la_data_in_mprj[54] , \la_data_in_mprj[53] , \la_data_in_mprj[52] , \la_data_in_mprj[51] , \la_data_in_mprj[50] , \la_data_in_mprj[49] , \la_data_in_mprj[48] , \la_data_in_mprj[47] , \la_data_in_mprj[46] , \la_data_in_mprj[45] , \la_data_in_mprj[44] , \la_data_in_mprj[43] , \la_data_in_mprj[42] , \la_data_in_mprj[41] , \la_data_in_mprj[40] , \la_data_in_mprj[39] , \la_data_in_mprj[38] , \la_data_in_mprj[37] , \la_data_in_mprj[36] , \la_data_in_mprj[35] , \la_data_in_mprj[34] , \la_data_in_mprj[33] , \la_data_in_mprj[32] , \la_data_in_mprj[31] , \la_data_in_mprj[30] , \la_data_in_mprj[29] , \la_data_in_mprj[28] , \la_data_in_mprj[27] , \la_data_in_mprj[26] , \la_data_in_mprj[25] , \la_data_in_mprj[24] , \la_data_in_mprj[23] , \la_data_in_mprj[22] , \la_data_in_mprj[21] , \la_data_in_mprj[20] , \la_data_in_mprj[19] , \la_data_in_mprj[18] , \la_data_in_mprj[17] , \la_data_in_mprj[16] , \la_data_in_mprj[15] , \la_data_in_mprj[14] , \la_data_in_mprj[13] , \la_data_in_mprj[12] , \la_data_in_mprj[11] , \la_data_in_mprj[10] , \la_data_in_mprj[9] , \la_data_in_mprj[8] , \la_data_in_mprj[7] , \la_data_in_mprj[6] , \la_data_in_mprj[5] , \la_data_in_mprj[4] , \la_data_in_mprj[3] , \la_data_in_mprj[2] , \la_data_in_mprj[1] , \la_data_in_mprj[0] }), .la_data_out_core({ \la_data_out_user[127] , \la_data_out_user[126] , \la_data_out_user[125] , \la_data_out_user[124] , \la_data_out_user[123] , \la_data_out_user[122] , \la_data_out_user[121] , \la_data_out_user[120] , \la_data_out_user[119] , \la_data_out_user[118] , \la_data_out_user[117] , \la_data_out_user[116] , \la_data_out_user[115] , \la_data_out_user[114] , \la_data_out_user[113] , \la_data_out_user[112] , \la_data_out_user[111] , \la_data_out_user[110] , \la_data_out_user[109] , \la_data_out_user[108] , \la_data_out_user[107] , \la_data_out_user[106] , \la_data_out_user[105] , \la_data_out_user[104] , \la_data_out_user[103] , \la_data_out_user[102] , \la_data_out_user[101] , \la_data_out_user[100] , \la_data_out_user[99] , \la_data_out_user[98] , \la_data_out_user[97] , \la_data_out_user[96] , \la_data_out_user[95] , \la_data_out_user[94] , \la_data_out_user[93] , \la_data_out_user[92] , \la_data_out_user[91] , \la_data_out_user[90] , \la_data_out_user[89] , \la_data_out_user[88] , \la_data_out_user[87] , \la_data_out_user[86] , \la_data_out_user[85] , \la_data_out_user[84] , \la_data_out_user[83] , \la_data_out_user[82] , \la_data_out_user[81] , \la_data_out_user[80] , \la_data_out_user[79] , \la_data_out_user[78] , \la_data_out_user[77] , \la_data_out_user[76] , \la_data_out_user[75] , \la_data_out_user[74] , \la_data_out_user[73] , \la_data_out_user[72] , \la_data_out_user[71] , \la_data_out_user[70] , \la_data_out_user[69] , \la_data_out_user[68] , \la_data_out_user[67] , \la_data_out_user[66] , \la_data_out_user[65] , \la_data_out_user[64] , \la_data_out_user[63] , \la_data_out_user[62] , \la_data_out_user[61] , \la_data_out_user[60] , \la_data_out_user[59] , \la_data_out_user[58] , \la_data_out_user[57] , \la_data_out_user[56] , \la_data_out_user[55] , \la_data_out_user[54] , \la_data_out_user[53] , \la_data_out_user[52] , \la_data_out_user[51] , \la_data_out_user[50] , \la_data_out_user[49] , \la_data_out_user[48] , \la_data_out_user[47] , \la_data_out_user[46] , \la_data_out_user[45] , \la_data_out_user[44] , \la_data_out_user[43] , \la_data_out_user[42] , \la_data_out_user[41] , \la_data_out_user[40] , \la_data_out_user[39] , \la_data_out_user[38] , \la_data_out_user[37] , \la_data_out_user[36] , \la_data_out_user[35] , \la_data_out_user[34] , \la_data_out_user[33] , \la_data_out_user[32] , \la_data_out_user[31] , \la_data_out_user[30] , \la_data_out_user[29] , \la_data_out_user[28] , \la_data_out_user[27] , \la_data_out_user[26] , \la_data_out_user[25] , \la_data_out_user[24] , \la_data_out_user[23] , \la_data_out_user[22] , \la_data_out_user[21] , \la_data_out_user[20] , \la_data_out_user[19] , \la_data_out_user[18] , \la_data_out_user[17] , \la_data_out_user[16] , \la_data_out_user[15] , \la_data_out_user[14] , \la_data_out_user[13] , \la_data_out_user[12] , \la_data_out_user[11] , \la_data_out_user[10] , \la_data_out_user[9] , \la_data_out_user[8] , \la_data_out_user[7] , \la_data_out_user[6] , \la_data_out_user[5] , \la_data_out_user[4] , \la_data_out_user[3] , \la_data_out_user[2] , \la_data_out_user[1] , \la_data_out_user[0] }), .la_data_out_mprj({ \la_data_out_mprj[127] , \la_data_out_mprj[126] , \la_data_out_mprj[125] , \la_data_out_mprj[124] , \la_data_out_mprj[123] , \la_data_out_mprj[122] , \la_data_out_mprj[121] , \la_data_out_mprj[120] , \la_data_out_mprj[119] , \la_data_out_mprj[118] , \la_data_out_mprj[117] , \la_data_out_mprj[116] , \la_data_out_mprj[115] , \la_data_out_mprj[114] , \la_data_out_mprj[113] , \la_data_out_mprj[112] , \la_data_out_mprj[111] , \la_data_out_mprj[110] , \la_data_out_mprj[109] , \la_data_out_mprj[108] , \la_data_out_mprj[107] , \la_data_out_mprj[106] , \la_data_out_mprj[105] , \la_data_out_mprj[104] , \la_data_out_mprj[103] , \la_data_out_mprj[102] , \la_data_out_mprj[101] , \la_data_out_mprj[100] , \la_data_out_mprj[99] , \la_data_out_mprj[98] , \la_data_out_mprj[97] , \la_data_out_mprj[96] , \la_data_out_mprj[95] , \la_data_out_mprj[94] , \la_data_out_mprj[93] , \la_data_out_mprj[92] , \la_data_out_mprj[91] , \la_data_out_mprj[90] , \la_data_out_mprj[89] , \la_data_out_mprj[88] , \la_data_out_mprj[87] , \la_data_out_mprj[86] , \la_data_out_mprj[85] , \la_data_out_mprj[84] , \la_data_out_mprj[83] , \la_data_out_mprj[82] , \la_data_out_mprj[81] , \la_data_out_mprj[80] , \la_data_out_mprj[79] , \la_data_out_mprj[78] , \la_data_out_mprj[77] , \la_data_out_mprj[76] , \la_data_out_mprj[75] , \la_data_out_mprj[74] , \la_data_out_mprj[73] , \la_data_out_mprj[72] , \la_data_out_mprj[71] , \la_data_out_mprj[70] , \la_data_out_mprj[69] , \la_data_out_mprj[68] , \la_data_out_mprj[67] , \la_data_out_mprj[66] , \la_data_out_mprj[65] , \la_data_out_mprj[64] , \la_data_out_mprj[63] , \la_data_out_mprj[62] , \la_data_out_mprj[61] , \la_data_out_mprj[60] , \la_data_out_mprj[59] , \la_data_out_mprj[58] , \la_data_out_mprj[57] , \la_data_out_mprj[56] , \la_data_out_mprj[55] , \la_data_out_mprj[54] , \la_data_out_mprj[53] , \la_data_out_mprj[52] , \la_data_out_mprj[51] , \la_data_out_mprj[50] , \la_data_out_mprj[49] , \la_data_out_mprj[48] , \la_data_out_mprj[47] , \la_data_out_mprj[46] , \la_data_out_mprj[45] , \la_data_out_mprj[44] , \la_data_out_mprj[43] , \la_data_out_mprj[42] , \la_data_out_mprj[41] , \la_data_out_mprj[40] , \la_data_out_mprj[39] , \la_data_out_mprj[38] , \la_data_out_mprj[37] , \la_data_out_mprj[36] , \la_data_out_mprj[35] , \la_data_out_mprj[34] , \la_data_out_mprj[33] , \la_data_out_mprj[32] , \la_data_out_mprj[31] , \la_data_out_mprj[30] , \la_data_out_mprj[29] , \la_data_out_mprj[28] , \la_data_out_mprj[27] , \la_data_out_mprj[26] , \la_data_out_mprj[25] , \la_data_out_mprj[24] , \la_data_out_mprj[23] , \la_data_out_mprj[22] , \la_data_out_mprj[21] , \la_data_out_mprj[20] , \la_data_out_mprj[19] , \la_data_out_mprj[18] , \la_data_out_mprj[17] , \la_data_out_mprj[16] , \la_data_out_mprj[15] , \la_data_out_mprj[14] , \la_data_out_mprj[13] , \la_data_out_mprj[12] , \la_data_out_mprj[11] , \la_data_out_mprj[10] , \la_data_out_mprj[9] , \la_data_out_mprj[8] , \la_data_out_mprj[7] , \la_data_out_mprj[6] , \la_data_out_mprj[5] , \la_data_out_mprj[4] , \la_data_out_mprj[3] , \la_data_out_mprj[2] , \la_data_out_mprj[1] , \la_data_out_mprj[0] }), .la_iena_mprj({ \la_iena_mprj[127] , \la_iena_mprj[126] , \la_iena_mprj[125] , \la_iena_mprj[124] , \la_iena_mprj[123] , \la_iena_mprj[122] , \la_iena_mprj[121] , \la_iena_mprj[120] , \la_iena_mprj[119] , \la_iena_mprj[118] , \la_iena_mprj[117] , \la_iena_mprj[116] , \la_iena_mprj[115] , \la_iena_mprj[114] , \la_iena_mprj[113] , \la_iena_mprj[112] , \la_iena_mprj[111] , \la_iena_mprj[110] , \la_iena_mprj[109] , \la_iena_mprj[108] , \la_iena_mprj[107] , \la_iena_mprj[106] , \la_iena_mprj[105] , \la_iena_mprj[104] , \la_iena_mprj[103] , \la_iena_mprj[102] , \la_iena_mprj[101] , \la_iena_mprj[100] , \la_iena_mprj[99] , \la_iena_mprj[98] , \la_iena_mprj[97] , \la_iena_mprj[96] , \la_iena_mprj[95] , \la_iena_mprj[94] , \la_iena_mprj[93] , \la_iena_mprj[92] , \la_iena_mprj[91] , \la_iena_mprj[90] , \la_iena_mprj[89] , \la_iena_mprj[88] , \la_iena_mprj[87] , \la_iena_mprj[86] , \la_iena_mprj[85] , \la_iena_mprj[84] , \la_iena_mprj[83] , \la_iena_mprj[82] , \la_iena_mprj[81] , \la_iena_mprj[80] , \la_iena_mprj[79] , \la_iena_mprj[78] , \la_iena_mprj[77] , \la_iena_mprj[76] , \la_iena_mprj[75] , \la_iena_mprj[74] , \la_iena_mprj[73] , \la_iena_mprj[72] , \la_iena_mprj[71] , \la_iena_mprj[70] , \la_iena_mprj[69] , \la_iena_mprj[68] , \la_iena_mprj[67] , \la_iena_mprj[66] , \la_iena_mprj[65] , \la_iena_mprj[64] , \la_iena_mprj[63] , \la_iena_mprj[62] , \la_iena_mprj[61] , \la_iena_mprj[60] , \la_iena_mprj[59] , \la_iena_mprj[58] , \la_iena_mprj[57] , \la_iena_mprj[56] , \la_iena_mprj[55] , \la_iena_mprj[54] , \la_iena_mprj[53] , \la_iena_mprj[52] , \la_iena_mprj[51] , \la_iena_mprj[50] , \la_iena_mprj[49] , \la_iena_mprj[48] , \la_iena_mprj[47] , \la_iena_mprj[46] , \la_iena_mprj[45] , \la_iena_mprj[44] , \la_iena_mprj[43] , \la_iena_mprj[42] , \la_iena_mprj[41] , \la_iena_mprj[40] , \la_iena_mprj[39] , \la_iena_mprj[38] , \la_iena_mprj[37] , \la_iena_mprj[36] , \la_iena_mprj[35] , \la_iena_mprj[34] , \la_iena_mprj[33] , \la_iena_mprj[32] , \la_iena_mprj[31] , \la_iena_mprj[30] , \la_iena_mprj[29] , \la_iena_mprj[28] , \la_iena_mprj[27] , \la_iena_mprj[26] , \la_iena_mprj[25] , \la_iena_mprj[24] , \la_iena_mprj[23] , \la_iena_mprj[22] , \la_iena_mprj[21] , \la_iena_mprj[20] , \la_iena_mprj[19] , \la_iena_mprj[18] , \la_iena_mprj[17] , \la_iena_mprj[16] , \la_iena_mprj[15] , \la_iena_mprj[14] , \la_iena_mprj[13] , \la_iena_mprj[12] , \la_iena_mprj[11] , \la_iena_mprj[10] , \la_iena_mprj[9] , \la_iena_mprj[8] , \la_iena_mprj[7] , \la_iena_mprj[6] , \la_iena_mprj[5] , \la_iena_mprj[4] , \la_iena_mprj[3] , \la_iena_mprj[2] , \la_iena_mprj[1] , \la_iena_mprj[0] }), .la_oenb_core({ \la_oenb_user[127] , \la_oenb_user[126] , \la_oenb_user[125] , \la_oenb_user[124] , \la_oenb_user[123] , \la_oenb_user[122] , \la_oenb_user[121] , \la_oenb_user[120] , \la_oenb_user[119] , \la_oenb_user[118] , \la_oenb_user[117] , \la_oenb_user[116] , \la_oenb_user[115] , \la_oenb_user[114] , \la_oenb_user[113] , \la_oenb_user[112] , \la_oenb_user[111] , \la_oenb_user[110] , \la_oenb_user[109] , \la_oenb_user[108] , \la_oenb_user[107] , \la_oenb_user[106] , \la_oenb_user[105] , \la_oenb_user[104] , \la_oenb_user[103] , \la_oenb_user[102] , \la_oenb_user[101] , \la_oenb_user[100] , \la_oenb_user[99] , \la_oenb_user[98] , \la_oenb_user[97] , \la_oenb_user[96] , \la_oenb_user[95] , \la_oenb_user[94] , \la_oenb_user[93] , \la_oenb_user[92] , \la_oenb_user[91] , \la_oenb_user[90] , \la_oenb_user[89] , \la_oenb_user[88] , \la_oenb_user[87] , \la_oenb_user[86] , \la_oenb_user[85] , \la_oenb_user[84] , \la_oenb_user[83] , \la_oenb_user[82] , \la_oenb_user[81] , \la_oenb_user[80] , \la_oenb_user[79] , \la_oenb_user[78] , \la_oenb_user[77] , \la_oenb_user[76] , \la_oenb_user[75] , \la_oenb_user[74] , \la_oenb_user[73] , \la_oenb_user[72] , \la_oenb_user[71] , \la_oenb_user[70] , \la_oenb_user[69] , \la_oenb_user[68] , \la_oenb_user[67] , \la_oenb_user[66] , \la_oenb_user[65] , \la_oenb_user[64] , \la_oenb_user[63] , \la_oenb_user[62] , \la_oenb_user[61] , \la_oenb_user[60] , \la_oenb_user[59] , \la_oenb_user[58] , \la_oenb_user[57] , \la_oenb_user[56] , \la_oenb_user[55] , \la_oenb_user[54] , \la_oenb_user[53] , \la_oenb_user[52] , \la_oenb_user[51] , \la_oenb_user[50] , \la_oenb_user[49] , \la_oenb_user[48] , \la_oenb_user[47] , \la_oenb_user[46] , \la_oenb_user[45] , \la_oenb_user[44] , \la_oenb_user[43] , \la_oenb_user[42] , \la_oenb_user[41] , \la_oenb_user[40] , \la_oenb_user[39] , \la_oenb_user[38] , \la_oenb_user[37] , \la_oenb_user[36] , \la_oenb_user[35] , \la_oenb_user[34] , \la_oenb_user[33] , \la_oenb_user[32] , \la_oenb_user[31] , \la_oenb_user[30] , \la_oenb_user[29] , \la_oenb_user[28] , \la_oenb_user[27] , \la_oenb_user[26] , \la_oenb_user[25] , \la_oenb_user[24] , \la_oenb_user[23] , \la_oenb_user[22] , \la_oenb_user[21] , \la_oenb_user[20] , \la_oenb_user[19] , \la_oenb_user[18] , \la_oenb_user[17] , \la_oenb_user[16] , \la_oenb_user[15] , \la_oenb_user[14] , \la_oenb_user[13] , \la_oenb_user[12] , \la_oenb_user[11] , \la_oenb_user[10] , \la_oenb_user[9] , \la_oenb_user[8] , \la_oenb_user[7] , \la_oenb_user[6] , \la_oenb_user[5] , \la_oenb_user[4] , \la_oenb_user[3] , \la_oenb_user[2] , \la_oenb_user[1] , \la_oenb_user[0] }), .la_oenb_mprj({ \la_oenb_mprj[127] , \la_oenb_mprj[126] , \la_oenb_mprj[125] , \la_oenb_mprj[124] , \la_oenb_mprj[123] , \la_oenb_mprj[122] , \la_oenb_mprj[121] , \la_oenb_mprj[120] , \la_oenb_mprj[119] , \la_oenb_mprj[118] , \la_oenb_mprj[117] , \la_oenb_mprj[116] , \la_oenb_mprj[115] , \la_oenb_mprj[114] , \la_oenb_mprj[113] , \la_oenb_mprj[112] , \la_oenb_mprj[111] , \la_oenb_mprj[110] , \la_oenb_mprj[109] , \la_oenb_mprj[108] , \la_oenb_mprj[107] , \la_oenb_mprj[106] , \la_oenb_mprj[105] , \la_oenb_mprj[104] , \la_oenb_mprj[103] , \la_oenb_mprj[102] , \la_oenb_mprj[101] , \la_oenb_mprj[100] , \la_oenb_mprj[99] , \la_oenb_mprj[98] , \la_oenb_mprj[97] , \la_oenb_mprj[96] , \la_oenb_mprj[95] , \la_oenb_mprj[94] , \la_oenb_mprj[93] , \la_oenb_mprj[92] , \la_oenb_mprj[91] , \la_oenb_mprj[90] , \la_oenb_mprj[89] , \la_oenb_mprj[88] , \la_oenb_mprj[87] , \la_oenb_mprj[86] , \la_oenb_mprj[85] , \la_oenb_mprj[84] , \la_oenb_mprj[83] , \la_oenb_mprj[82] , \la_oenb_mprj[81] , \la_oenb_mprj[80] , \la_oenb_mprj[79] , \la_oenb_mprj[78] , \la_oenb_mprj[77] , \la_oenb_mprj[76] , \la_oenb_mprj[75] , \la_oenb_mprj[74] , \la_oenb_mprj[73] , \la_oenb_mprj[72] , \la_oenb_mprj[71] , \la_oenb_mprj[70] , \la_oenb_mprj[69] , \la_oenb_mprj[68] , \la_oenb_mprj[67] , \la_oenb_mprj[66] , \la_oenb_mprj[65] , \la_oenb_mprj[64] , \la_oenb_mprj[63] , \la_oenb_mprj[62] , \la_oenb_mprj[61] , \la_oenb_mprj[60] , \la_oenb_mprj[59] , \la_oenb_mprj[58] , \la_oenb_mprj[57] , \la_oenb_mprj[56] , \la_oenb_mprj[55] , \la_oenb_mprj[54] , \la_oenb_mprj[53] , \la_oenb_mprj[52] , \la_oenb_mprj[51] , \la_oenb_mprj[50] , \la_oenb_mprj[49] , \la_oenb_mprj[48] , \la_oenb_mprj[47] , \la_oenb_mprj[46] , \la_oenb_mprj[45] , \la_oenb_mprj[44] , \la_oenb_mprj[43] , \la_oenb_mprj[42] , \la_oenb_mprj[41] , \la_oenb_mprj[40] , \la_oenb_mprj[39] , \la_oenb_mprj[38] , \la_oenb_mprj[37] , \la_oenb_mprj[36] , \la_oenb_mprj[35] , \la_oenb_mprj[34] , \la_oenb_mprj[33] , \la_oenb_mprj[32] , \la_oenb_mprj[31] , \la_oenb_mprj[30] , \la_oenb_mprj[29] , \la_oenb_mprj[28] , \la_oenb_mprj[27] , \la_oenb_mprj[26] , \la_oenb_mprj[25] , \la_oenb_mprj[24] , \la_oenb_mprj[23] , \la_oenb_mprj[22] , \la_oenb_mprj[21] , \la_oenb_mprj[20] , \la_oenb_mprj[19] , \la_oenb_mprj[18] , \la_oenb_mprj[17] , \la_oenb_mprj[16] , \la_oenb_mprj[15] , \la_oenb_mprj[14] , \la_oenb_mprj[13] , \la_oenb_mprj[12] , \la_oenb_mprj[11] , \la_oenb_mprj[10] , \la_oenb_mprj[9] , \la_oenb_mprj[8] , \la_oenb_mprj[7] , \la_oenb_mprj[6] , \la_oenb_mprj[5] , \la_oenb_mprj[4] , \la_oenb_mprj[3] , \la_oenb_mprj[2] , \la_oenb_mprj[1] , \la_oenb_mprj[0] }), .mprj_ack_i_core(mprj_ack_i_core), .mprj_ack_i_user(mprj_ack_i_user), .mprj_adr_o_core({ \mprj_adr_o_core[31] , \mprj_adr_o_core[30] , \mprj_adr_o_core[29] , \mprj_adr_o_core[28] , \mprj_adr_o_core[27] , \mprj_adr_o_core[26] , \mprj_adr_o_core[25] , \mprj_adr_o_core[24] , \mprj_adr_o_core[23] , \mprj_adr_o_core[22] , \mprj_adr_o_core[21] , \mprj_adr_o_core[20] , \mprj_adr_o_core[19] , \mprj_adr_o_core[18] , \mprj_adr_o_core[17] , \mprj_adr_o_core[16] , \mprj_adr_o_core[15] , \mprj_adr_o_core[14] , \mprj_adr_o_core[13] , \mprj_adr_o_core[12] , \mprj_adr_o_core[11] , \mprj_adr_o_core[10] , \mprj_adr_o_core[9] , \mprj_adr_o_core[8] , \mprj_adr_o_core[7] , \mprj_adr_o_core[6] , \mprj_adr_o_core[5] , \mprj_adr_o_core[4] , \mprj_adr_o_core[3] , \mprj_adr_o_core[2] , \mprj_adr_o_core[1] , \mprj_adr_o_core[0] }), .mprj_adr_o_user({ \mprj_adr_o_user[31] , \mprj_adr_o_user[30] , \mprj_adr_o_user[29] , \mprj_adr_o_user[28] , \mprj_adr_o_user[27] , \mprj_adr_o_user[26] , \mprj_adr_o_user[25] , \mprj_adr_o_user[24] , \mprj_adr_o_user[23] , \mprj_adr_o_user[22] , \mprj_adr_o_user[21] , \mprj_adr_o_user[20] , \mprj_adr_o_user[19] , \mprj_adr_o_user[18] , \mprj_adr_o_user[17] , \mprj_adr_o_user[16] , \mprj_adr_o_user[15] , \mprj_adr_o_user[14] , \mprj_adr_o_user[13] , \mprj_adr_o_user[12] , \mprj_adr_o_user[11] , \mprj_adr_o_user[10] , \mprj_adr_o_user[9] , \mprj_adr_o_user[8] , \mprj_adr_o_user[7] , \mprj_adr_o_user[6] , \mprj_adr_o_user[5] , \mprj_adr_o_user[4] , \mprj_adr_o_user[3] , \mprj_adr_o_user[2] , \mprj_adr_o_user[1] , \mprj_adr_o_user[0] }), .mprj_cyc_o_core(mprj_cyc_o_core), .mprj_cyc_o_user(mprj_cyc_o_user), .mprj_dat_i_core({ \mprj_dat_i_core[31] , \mprj_dat_i_core[30] , \mprj_dat_i_core[29] , \mprj_dat_i_core[28] , \mprj_dat_i_core[27] , \mprj_dat_i_core[26] , \mprj_dat_i_core[25] , \mprj_dat_i_core[24] , \mprj_dat_i_core[23] , \mprj_dat_i_core[22] , \mprj_dat_i_core[21] , \mprj_dat_i_core[20] , \mprj_dat_i_core[19] , \mprj_dat_i_core[18] , \mprj_dat_i_core[17] , \mprj_dat_i_core[16] , \mprj_dat_i_core[15] , \mprj_dat_i_core[14] , \mprj_dat_i_core[13] , \mprj_dat_i_core[12] , \mprj_dat_i_core[11] , \mprj_dat_i_core[10] , \mprj_dat_i_core[9] , \mprj_dat_i_core[8] , \mprj_dat_i_core[7] , \mprj_dat_i_core[6] , \mprj_dat_i_core[5] , \mprj_dat_i_core[4] , \mprj_dat_i_core[3] , \mprj_dat_i_core[2] , \mprj_dat_i_core[1] , \mprj_dat_i_core[0] }), .mprj_dat_i_user({ \mprj_dat_i_user[31] , \mprj_dat_i_user[30] , \mprj_dat_i_user[29] , \mprj_dat_i_user[28] , \mprj_dat_i_user[27] , \mprj_dat_i_user[26] , \mprj_dat_i_user[25] , \mprj_dat_i_user[24] , \mprj_dat_i_user[23] , \mprj_dat_i_user[22] , \mprj_dat_i_user[21] , \mprj_dat_i_user[20] , \mprj_dat_i_user[19] , \mprj_dat_i_user[18] , \mprj_dat_i_user[17] , \mprj_dat_i_user[16] , \mprj_dat_i_user[15] , \mprj_dat_i_user[14] , \mprj_dat_i_user[13] , \mprj_dat_i_user[12] , \mprj_dat_i_user[11] , \mprj_dat_i_user[10] , \mprj_dat_i_user[9] , \mprj_dat_i_user[8] , \mprj_dat_i_user[7] , \mprj_dat_i_user[6] , \mprj_dat_i_user[5] , \mprj_dat_i_user[4] , \mprj_dat_i_user[3] , \mprj_dat_i_user[2] , \mprj_dat_i_user[1] , \mprj_dat_i_user[0] }), .mprj_dat_o_core({ \mprj_dat_o_core[31] , \mprj_dat_o_core[30] , \mprj_dat_o_core[29] , \mprj_dat_o_core[28] , \mprj_dat_o_core[27] , \mprj_dat_o_core[26] , \mprj_dat_o_core[25] , \mprj_dat_o_core[24] , \mprj_dat_o_core[23] , \mprj_dat_o_core[22] , \mprj_dat_o_core[21] , \mprj_dat_o_core[20] , \mprj_dat_o_core[19] , \mprj_dat_o_core[18] , \mprj_dat_o_core[17] , \mprj_dat_o_core[16] , \mprj_dat_o_core[15] , \mprj_dat_o_core[14] , \mprj_dat_o_core[13] , \mprj_dat_o_core[12] , \mprj_dat_o_core[11] , \mprj_dat_o_core[10] , \mprj_dat_o_core[9] , \mprj_dat_o_core[8] , \mprj_dat_o_core[7] , \mprj_dat_o_core[6] , \mprj_dat_o_core[5] , \mprj_dat_o_core[4] , \mprj_dat_o_core[3] , \mprj_dat_o_core[2] , \mprj_dat_o_core[1] , \mprj_dat_o_core[0] }), .mprj_dat_o_user({ \mprj_dat_o_user[31] , \mprj_dat_o_user[30] , \mprj_dat_o_user[29] , \mprj_dat_o_user[28] , \mprj_dat_o_user[27] , \mprj_dat_o_user[26] , \mprj_dat_o_user[25] , \mprj_dat_o_user[24] , \mprj_dat_o_user[23] , \mprj_dat_o_user[22] , \mprj_dat_o_user[21] , \mprj_dat_o_user[20] , \mprj_dat_o_user[19] , \mprj_dat_o_user[18] , \mprj_dat_o_user[17] , \mprj_dat_o_user[16] , \mprj_dat_o_user[15] , \mprj_dat_o_user[14] , \mprj_dat_o_user[13] , \mprj_dat_o_user[12] , \mprj_dat_o_user[11] , \mprj_dat_o_user[10] , \mprj_dat_o_user[9] , \mprj_dat_o_user[8] , \mprj_dat_o_user[7] , \mprj_dat_o_user[6] , \mprj_dat_o_user[5] , \mprj_dat_o_user[4] , \mprj_dat_o_user[3] , \mprj_dat_o_user[2] , \mprj_dat_o_user[1] , \mprj_dat_o_user[0] }), .mprj_iena_wb(mprj_iena_wb), .mprj_sel_o_core({ \mprj_sel_o_core[3] , \mprj_sel_o_core[2] , \mprj_sel_o_core[1] , \mprj_sel_o_core[0] }), .mprj_sel_o_user({ \mprj_sel_o_user[3] , \mprj_sel_o_user[2] , \mprj_sel_o_user[1] , \mprj_sel_o_user[0] }), .mprj_stb_o_core(mprj_stb_o_core), .mprj_stb_o_user(mprj_stb_o_user), .mprj_we_o_core(mprj_we_o_core), .mprj_we_o_user(mprj_we_o_user), .user1_vcc_powergood(mprj_vcc_pwrgood), .user1_vdd_powergood(mprj_vdd_pwrgood), .user2_vcc_powergood(mprj2_vcc_pwrgood), .user2_vdd_powergood(mprj2_vdd_pwrgood), .user_clock(mprj_clock), .user_clock2(mprj_clock2), .user_irq({ \user_irq[2] , \user_irq[1] , \user_irq[0] }), .user_irq_core({ \user_irq_core[2] , \user_irq_core[1] , \user_irq_core[0] }), .user_irq_ena({ \user_irq_ena[2] , \user_irq_ena[1] , \user_irq_ena[0] }), .user_reset(mprj_reset), .vccd(vccd_core), .vccd1(vccd1_core), .vccd2(vccd2_core), .vdda1(vdda1_core), .vdda2(vdda2_core), .vssa1(vssa1_core), .vssa2(vssa2_core), .vssd(vssd_core), .vssd1(vssd1_core), .vssd2(vssd2_core) ); user_analog_project_wrapper mprj ( .gpio_analog({ \user_gpio_analog[17] , \user_gpio_analog[16] , \user_gpio_analog[15] , \user_gpio_analog[14] , \user_gpio_analog[13] , \user_gpio_analog[12] , \user_gpio_analog[11] , \user_gpio_analog[10] , \user_gpio_analog[9] , \user_gpio_analog[8] , \user_gpio_analog[7] , \user_gpio_analog[6] , \user_gpio_analog[5] , \user_gpio_analog[4] , \user_gpio_analog[3] , \user_gpio_analog[2] , \user_gpio_analog[1] , \user_gpio_analog[0] }), .gpio_noesd({ \user_gpio_noesd[17] , \user_gpio_noesd[16] , \user_gpio_noesd[15] , \user_gpio_noesd[14] , \user_gpio_noesd[13] , \user_gpio_noesd[12] , \user_gpio_noesd[11] , \user_gpio_noesd[10] , \user_gpio_noesd[9] , \user_gpio_noesd[8] , \user_gpio_noesd[7] , \user_gpio_noesd[6] , \user_gpio_noesd[5] , \user_gpio_noesd[4] , \user_gpio_noesd[3] , \user_gpio_noesd[2] , \user_gpio_noesd[1] , \user_gpio_noesd[0] }), .io_analog({ \user_analog[10] , \user_analog[9] , \user_analog[8] , \user_analog[7] , \user_analog[6] , \user_analog[5] , \user_analog[4] , \user_analog[3] , \user_analog[2] , \user_analog[1] , \user_analog[0] }), .io_clamp_high({ \user_clamp_high[2] , \user_clamp_high[1] , \user_clamp_high[0] }), .io_clamp_low({ \user_clamp_low[2] , \user_clamp_low[1] , \user_clamp_low[0] }), .io_in({ \user_io_in[26] , \user_io_in[25] , \user_io_in[24] , \user_io_in[23] , \user_io_in[22] , \user_io_in[21] , \user_io_in[20] , \user_io_in[19] , \user_io_in[18] , \user_io_in[17] , \user_io_in[16] , \user_io_in[15] , \user_io_in[14] , \user_io_in[13] , \user_io_in[12] , \user_io_in[11] , \user_io_in[10] , \user_io_in[9] , \user_io_in[8] , \user_io_in[7] , \user_io_in[6] , \user_io_in[5] , \user_io_in[4] , \user_io_in[3] , \user_io_in[2] , \user_io_in[1] , \user_io_in[0] }), .io_in_3v3({ \mprj_io_in_3v3[26] , \mprj_io_in_3v3[25] , \mprj_io_in_3v3[24] , \mprj_io_in_3v3[23] , \mprj_io_in_3v3[22] , \mprj_io_in_3v3[21] , \mprj_io_in_3v3[20] , \mprj_io_in_3v3[19] , \mprj_io_in_3v3[18] , \mprj_io_in_3v3[17] , \mprj_io_in_3v3[16] , \mprj_io_in_3v3[15] , \mprj_io_in_3v3[14] , \mprj_io_in_3v3[13] , \mprj_io_in_3v3[12] , \mprj_io_in_3v3[11] , \mprj_io_in_3v3[10] , \mprj_io_in_3v3[9] , \mprj_io_in_3v3[8] , \mprj_io_in_3v3[7] , \mprj_io_in_3v3[6] , \mprj_io_in_3v3[5] , \mprj_io_in_3v3[4] , \mprj_io_in_3v3[3] , \mprj_io_in_3v3[2] , \mprj_io_in_3v3[1] , \mprj_io_in_3v3[0] }), .io_oeb({ \user_io_oeb[26] , \user_io_oeb[25] , \user_io_oeb[24] , \user_io_oeb[23] , \user_io_oeb[22] , \user_io_oeb[21] , \user_io_oeb[20] , \user_io_oeb[19] , \user_io_oeb[18] , \user_io_oeb[17] , \user_io_oeb[16] , \user_io_oeb[15] , \user_io_oeb[14] , \user_io_oeb[13] , \user_io_oeb[12] , \user_io_oeb[11] , \user_io_oeb[10] , \user_io_oeb[9] , \user_io_oeb[8] , \user_io_oeb[7] , \user_io_oeb[6] , \user_io_oeb[5] , \user_io_oeb[4] , \user_io_oeb[3] , \user_io_oeb[2] , \user_io_oeb[1] , \user_io_oeb[0] }), .io_out({ \user_io_out[26] , \user_io_out[25] , \user_io_out[24] , \user_io_out[23] , \user_io_out[22] , \user_io_out[21] , \user_io_out[20] , \user_io_out[19] , \user_io_out[18] , \user_io_out[17] , \user_io_out[16] , \user_io_out[15] , \user_io_out[14] , \user_io_out[13] , \user_io_out[12] , \user_io_out[11] , \user_io_out[10] , \user_io_out[9] , \user_io_out[8] , \user_io_out[7] , \user_io_out[6] , \user_io_out[5] , \user_io_out[4] , \user_io_out[3] , \user_io_out[2] , \user_io_out[1] , \user_io_out[0] }), .la_data_in({ \la_data_in_user[127] , \la_data_in_user[126] , \la_data_in_user[125] , \la_data_in_user[124] , \la_data_in_user[123] , \la_data_in_user[122] , \la_data_in_user[121] , \la_data_in_user[120] , \la_data_in_user[119] , \la_data_in_user[118] , \la_data_in_user[117] , \la_data_in_user[116] , \la_data_in_user[115] , \la_data_in_user[114] , \la_data_in_user[113] , \la_data_in_user[112] , \la_data_in_user[111] , \la_data_in_user[110] , \la_data_in_user[109] , \la_data_in_user[108] , \la_data_in_user[107] , \la_data_in_user[106] , \la_data_in_user[105] , \la_data_in_user[104] , \la_data_in_user[103] , \la_data_in_user[102] , \la_data_in_user[101] , \la_data_in_user[100] , \la_data_in_user[99] , \la_data_in_user[98] , \la_data_in_user[97] , \la_data_in_user[96] , \la_data_in_user[95] , \la_data_in_user[94] , \la_data_in_user[93] , \la_data_in_user[92] , \la_data_in_user[91] , \la_data_in_user[90] , \la_data_in_user[89] , \la_data_in_user[88] , \la_data_in_user[87] , \la_data_in_user[86] , \la_data_in_user[85] , \la_data_in_user[84] , \la_data_in_user[83] , \la_data_in_user[82] , \la_data_in_user[81] , \la_data_in_user[80] , \la_data_in_user[79] , \la_data_in_user[78] , \la_data_in_user[77] , \la_data_in_user[76] , \la_data_in_user[75] , \la_data_in_user[74] , \la_data_in_user[73] , \la_data_in_user[72] , \la_data_in_user[71] , \la_data_in_user[70] , \la_data_in_user[69] , \la_data_in_user[68] , \la_data_in_user[67] , \la_data_in_user[66] , \la_data_in_user[65] , \la_data_in_user[64] , \la_data_in_user[63] , \la_data_in_user[62] , \la_data_in_user[61] , \la_data_in_user[60] , \la_data_in_user[59] , \la_data_in_user[58] , \la_data_in_user[57] , \la_data_in_user[56] , \la_data_in_user[55] , \la_data_in_user[54] , \la_data_in_user[53] , \la_data_in_user[52] , \la_data_in_user[51] , \la_data_in_user[50] , \la_data_in_user[49] , \la_data_in_user[48] , \la_data_in_user[47] , \la_data_in_user[46] , \la_data_in_user[45] , \la_data_in_user[44] , \la_data_in_user[43] , \la_data_in_user[42] , \la_data_in_user[41] , \la_data_in_user[40] , \la_data_in_user[39] , \la_data_in_user[38] , \la_data_in_user[37] , \la_data_in_user[36] , \la_data_in_user[35] , \la_data_in_user[34] , \la_data_in_user[33] , \la_data_in_user[32] , \la_data_in_user[31] , \la_data_in_user[30] , \la_data_in_user[29] , \la_data_in_user[28] , \la_data_in_user[27] , \la_data_in_user[26] , \la_data_in_user[25] , \la_data_in_user[24] , \la_data_in_user[23] , \la_data_in_user[22] , \la_data_in_user[21] , \la_data_in_user[20] , \la_data_in_user[19] , \la_data_in_user[18] , \la_data_in_user[17] , \la_data_in_user[16] , \la_data_in_user[15] , \la_data_in_user[14] , \la_data_in_user[13] , \la_data_in_user[12] , \la_data_in_user[11] , \la_data_in_user[10] , \la_data_in_user[9] , \la_data_in_user[8] , \la_data_in_user[7] , \la_data_in_user[6] , \la_data_in_user[5] , \la_data_in_user[4] , \la_data_in_user[3] , \la_data_in_user[2] , \la_data_in_user[1] , \la_data_in_user[0] }), .la_data_out({ \la_data_out_user[127] , \la_data_out_user[126] , \la_data_out_user[125] , \la_data_out_user[124] , \la_data_out_user[123] , \la_data_out_user[122] , \la_data_out_user[121] , \la_data_out_user[120] , \la_data_out_user[119] , \la_data_out_user[118] , \la_data_out_user[117] , \la_data_out_user[116] , \la_data_out_user[115] , \la_data_out_user[114] , \la_data_out_user[113] , \la_data_out_user[112] , \la_data_out_user[111] , \la_data_out_user[110] , \la_data_out_user[109] , \la_data_out_user[108] , \la_data_out_user[107] , \la_data_out_user[106] , \la_data_out_user[105] , \la_data_out_user[104] , \la_data_out_user[103] , \la_data_out_user[102] , \la_data_out_user[101] , \la_data_out_user[100] , \la_data_out_user[99] , \la_data_out_user[98] , \la_data_out_user[97] , \la_data_out_user[96] , \la_data_out_user[95] , \la_data_out_user[94] , \la_data_out_user[93] , \la_data_out_user[92] , \la_data_out_user[91] , \la_data_out_user[90] , \la_data_out_user[89] , \la_data_out_user[88] , \la_data_out_user[87] , \la_data_out_user[86] , \la_data_out_user[85] , \la_data_out_user[84] , \la_data_out_user[83] , \la_data_out_user[82] , \la_data_out_user[81] , \la_data_out_user[80] , \la_data_out_user[79] , \la_data_out_user[78] , \la_data_out_user[77] , \la_data_out_user[76] , \la_data_out_user[75] , \la_data_out_user[74] , \la_data_out_user[73] , \la_data_out_user[72] , \la_data_out_user[71] , \la_data_out_user[70] , \la_data_out_user[69] , \la_data_out_user[68] , \la_data_out_user[67] , \la_data_out_user[66] , \la_data_out_user[65] , \la_data_out_user[64] , \la_data_out_user[63] , \la_data_out_user[62] , \la_data_out_user[61] , \la_data_out_user[60] , \la_data_out_user[59] , \la_data_out_user[58] , \la_data_out_user[57] , \la_data_out_user[56] , \la_data_out_user[55] , \la_data_out_user[54] , \la_data_out_user[53] , \la_data_out_user[52] , \la_data_out_user[51] , \la_data_out_user[50] , \la_data_out_user[49] , \la_data_out_user[48] , \la_data_out_user[47] , \la_data_out_user[46] , \la_data_out_user[45] , \la_data_out_user[44] , \la_data_out_user[43] , \la_data_out_user[42] , \la_data_out_user[41] , \la_data_out_user[40] , \la_data_out_user[39] , \la_data_out_user[38] , \la_data_out_user[37] , \la_data_out_user[36] , \la_data_out_user[35] , \la_data_out_user[34] , \la_data_out_user[33] , \la_data_out_user[32] , \la_data_out_user[31] , \la_data_out_user[30] , \la_data_out_user[29] , \la_data_out_user[28] , \la_data_out_user[27] , \la_data_out_user[26] , \la_data_out_user[25] , \la_data_out_user[24] , \la_data_out_user[23] , \la_data_out_user[22] , \la_data_out_user[21] , \la_data_out_user[20] , \la_data_out_user[19] , \la_data_out_user[18] , \la_data_out_user[17] , \la_data_out_user[16] , \la_data_out_user[15] , \la_data_out_user[14] , \la_data_out_user[13] , \la_data_out_user[12] , \la_data_out_user[11] , \la_data_out_user[10] , \la_data_out_user[9] , \la_data_out_user[8] , \la_data_out_user[7] , \la_data_out_user[6] , \la_data_out_user[5] , \la_data_out_user[4] , \la_data_out_user[3] , \la_data_out_user[2] , \la_data_out_user[1] , \la_data_out_user[0] }), .la_oenb({ \la_oenb_user[127] , \la_oenb_user[126] , \la_oenb_user[125] , \la_oenb_user[124] , \la_oenb_user[123] , \la_oenb_user[122] , \la_oenb_user[121] , \la_oenb_user[120] , \la_oenb_user[119] , \la_oenb_user[118] , \la_oenb_user[117] , \la_oenb_user[116] , \la_oenb_user[115] , \la_oenb_user[114] , \la_oenb_user[113] , \la_oenb_user[112] , \la_oenb_user[111] , \la_oenb_user[110] , \la_oenb_user[109] , \la_oenb_user[108] , \la_oenb_user[107] , \la_oenb_user[106] , \la_oenb_user[105] , \la_oenb_user[104] , \la_oenb_user[103] , \la_oenb_user[102] , \la_oenb_user[101] , \la_oenb_user[100] , \la_oenb_user[99] , \la_oenb_user[98] , \la_oenb_user[97] , \la_oenb_user[96] , \la_oenb_user[95] , \la_oenb_user[94] , \la_oenb_user[93] , \la_oenb_user[92] , \la_oenb_user[91] , \la_oenb_user[90] , \la_oenb_user[89] , \la_oenb_user[88] , \la_oenb_user[87] , \la_oenb_user[86] , \la_oenb_user[85] , \la_oenb_user[84] , \la_oenb_user[83] , \la_oenb_user[82] , \la_oenb_user[81] , \la_oenb_user[80] , \la_oenb_user[79] , \la_oenb_user[78] , \la_oenb_user[77] , \la_oenb_user[76] , \la_oenb_user[75] , \la_oenb_user[74] , \la_oenb_user[73] , \la_oenb_user[72] , \la_oenb_user[71] , \la_oenb_user[70] , \la_oenb_user[69] , \la_oenb_user[68] , \la_oenb_user[67] , \la_oenb_user[66] , \la_oenb_user[65] , \la_oenb_user[64] , \la_oenb_user[63] , \la_oenb_user[62] , \la_oenb_user[61] , \la_oenb_user[60] , \la_oenb_user[59] , \la_oenb_user[58] , \la_oenb_user[57] , \la_oenb_user[56] , \la_oenb_user[55] , \la_oenb_user[54] , \la_oenb_user[53] , \la_oenb_user[52] , \la_oenb_user[51] , \la_oenb_user[50] , \la_oenb_user[49] , \la_oenb_user[48] , \la_oenb_user[47] , \la_oenb_user[46] , \la_oenb_user[45] , \la_oenb_user[44] , \la_oenb_user[43] , \la_oenb_user[42] , \la_oenb_user[41] , \la_oenb_user[40] , \la_oenb_user[39] , \la_oenb_user[38] , \la_oenb_user[37] , \la_oenb_user[36] , \la_oenb_user[35] , \la_oenb_user[34] , \la_oenb_user[33] , \la_oenb_user[32] , \la_oenb_user[31] , \la_oenb_user[30] , \la_oenb_user[29] , \la_oenb_user[28] , \la_oenb_user[27] , \la_oenb_user[26] , \la_oenb_user[25] , \la_oenb_user[24] , \la_oenb_user[23] , \la_oenb_user[22] , \la_oenb_user[21] , \la_oenb_user[20] , \la_oenb_user[19] , \la_oenb_user[18] , \la_oenb_user[17] , \la_oenb_user[16] , \la_oenb_user[15] , \la_oenb_user[14] , \la_oenb_user[13] , \la_oenb_user[12] , \la_oenb_user[11] , \la_oenb_user[10] , \la_oenb_user[9] , \la_oenb_user[8] , \la_oenb_user[7] , \la_oenb_user[6] , \la_oenb_user[5] , \la_oenb_user[4] , \la_oenb_user[3] , \la_oenb_user[2] , \la_oenb_user[1] , \la_oenb_user[0] }), .user_clock2(mprj_clock2), .user_irq({ \user_irq_core[2] , \user_irq_core[1] , \user_irq_core[0] }), .vccd1(vccd1_core), .vccd2(vccd2_core), .vdda1(vdda1_core), .vdda2(vdda2_core), .vssa1(vssa1_core), .vssa2(vssa2_core), .vssd1(vssd1_core), .vssd2(vssd2_core), .wb_clk_i(mprj_clock), .wb_rst_i(mprj_reset), .wbs_ack_o(mprj_ack_i_user), .wbs_adr_i({ \mprj_adr_o_user[31] , \mprj_adr_o_user[30] , \mprj_adr_o_user[29] , \mprj_adr_o_user[28] , \mprj_adr_o_user[27] , \mprj_adr_o_user[26] , \mprj_adr_o_user[25] , \mprj_adr_o_user[24] , \mprj_adr_o_user[23] , \mprj_adr_o_user[22] , \mprj_adr_o_user[21] , \mprj_adr_o_user[20] , \mprj_adr_o_user[19] , \mprj_adr_o_user[18] , \mprj_adr_o_user[17] , \mprj_adr_o_user[16] , \mprj_adr_o_user[15] , \mprj_adr_o_user[14] , \mprj_adr_o_user[13] , \mprj_adr_o_user[12] , \mprj_adr_o_user[11] , \mprj_adr_o_user[10] , \mprj_adr_o_user[9] , \mprj_adr_o_user[8] , \mprj_adr_o_user[7] , \mprj_adr_o_user[6] , \mprj_adr_o_user[5] , \mprj_adr_o_user[4] , \mprj_adr_o_user[3] , \mprj_adr_o_user[2] , \mprj_adr_o_user[1] , \mprj_adr_o_user[0] }), .wbs_cyc_i(mprj_cyc_o_user), .wbs_dat_i({ \mprj_dat_o_user[31] , \mprj_dat_o_user[30] , \mprj_dat_o_user[29] , \mprj_dat_o_user[28] , \mprj_dat_o_user[27] , \mprj_dat_o_user[26] , \mprj_dat_o_user[25] , \mprj_dat_o_user[24] , \mprj_dat_o_user[23] , \mprj_dat_o_user[22] , \mprj_dat_o_user[21] , \mprj_dat_o_user[20] , \mprj_dat_o_user[19] , \mprj_dat_o_user[18] , \mprj_dat_o_user[17] , \mprj_dat_o_user[16] , \mprj_dat_o_user[15] , \mprj_dat_o_user[14] , \mprj_dat_o_user[13] , \mprj_dat_o_user[12] , \mprj_dat_o_user[11] , \mprj_dat_o_user[10] , \mprj_dat_o_user[9] , \mprj_dat_o_user[8] , \mprj_dat_o_user[7] , \mprj_dat_o_user[6] , \mprj_dat_o_user[5] , \mprj_dat_o_user[4] , \mprj_dat_o_user[3] , \mprj_dat_o_user[2] , \mprj_dat_o_user[1] , \mprj_dat_o_user[0] }), .wbs_dat_o({ \mprj_dat_i_user[31] , \mprj_dat_i_user[30] , \mprj_dat_i_user[29] , \mprj_dat_i_user[28] , \mprj_dat_i_user[27] , \mprj_dat_i_user[26] , \mprj_dat_i_user[25] , \mprj_dat_i_user[24] , \mprj_dat_i_user[23] , \mprj_dat_i_user[22] , \mprj_dat_i_user[21] , \mprj_dat_i_user[20] , \mprj_dat_i_user[19] , \mprj_dat_i_user[18] , \mprj_dat_i_user[17] , \mprj_dat_i_user[16] , \mprj_dat_i_user[15] , \mprj_dat_i_user[14] , \mprj_dat_i_user[13] , \mprj_dat_i_user[12] , \mprj_dat_i_user[11] , \mprj_dat_i_user[10] , \mprj_dat_i_user[9] , \mprj_dat_i_user[8] , \mprj_dat_i_user[7] , \mprj_dat_i_user[6] , \mprj_dat_i_user[5] , \mprj_dat_i_user[4] , \mprj_dat_i_user[3] , \mprj_dat_i_user[2] , \mprj_dat_i_user[1] , \mprj_dat_i_user[0] }), .wbs_sel_i({ \mprj_sel_o_user[3] , \mprj_sel_o_user[2] , \mprj_sel_o_user[1] , \mprj_sel_o_user[0] }), .wbs_stb_i(mprj_stb_o_user), .wbs_we_i(mprj_we_o_user) ); chip_io_alt padframe ( .clock(clock), .clock_core(clock_core), .flash_clk(flash_clk), .flash_clk_core(flash_clk_frame), .flash_clk_ieb_core(flash_clk_ieb), .flash_clk_oeb_core(flash_clk_oeb), .flash_csb(flash_csb), .flash_csb_core(flash_csb_frame), .flash_csb_ieb_core(flash_csb_ieb), .flash_csb_oeb_core(flash_csb_oeb), .flash_io0(flash_io0), .flash_io0_di_core(flash_io0_di), .flash_io0_do_core(flash_io0_do), .flash_io0_ieb_core(flash_io0_ieb), .flash_io0_oeb_core(flash_io0_oeb), .flash_io1(flash_io1), .flash_io1_di_core(flash_io1_di), .flash_io1_do_core(flash_io1_do), .flash_io1_ieb_core(flash_io1_ieb), .flash_io1_oeb_core(flash_io1_oeb), .gpio(gpio), .gpio_in_core(gpio_in_core), .gpio_inenb_core(gpio_inenb_core), .gpio_mode0_core(gpio_mode0_core), .gpio_mode1_core(gpio_mode1_core), .gpio_out_core(gpio_out_core), .gpio_outenb_core(gpio_outenb_core), .mprj_analog({ \user_analog[10] , \user_analog[9] , \user_analog[8] , \user_analog[7] , \user_analog[6] , \user_analog[5] , \user_analog[4] , \user_analog[3] , \user_analog[2] , \user_analog[1] , \user_analog[0] }), .mprj_clamp_high({ \user_clamp_high[2] , \user_clamp_high[1] , \user_clamp_high[0] }), .mprj_clamp_low({ \user_clamp_low[2] , \user_clamp_low[1] , \user_clamp_low[0] }), .mprj_gpio_analog({ \user_gpio_analog[17] , \user_gpio_analog[16] , \user_gpio_analog[15] , \user_gpio_analog[14] , \user_gpio_analog[13] , \user_gpio_analog[12] , \user_gpio_analog[11] , \user_gpio_analog[10] , \user_gpio_analog[9] , \user_gpio_analog[8] , \user_gpio_analog[7] , \user_gpio_analog[6] , \user_gpio_analog[5] , \user_gpio_analog[4] , \user_gpio_analog[3] , \user_gpio_analog[2] , \user_gpio_analog[1] , \user_gpio_analog[0] }), .mprj_gpio_noesd({ \user_gpio_noesd[17] , \user_gpio_noesd[16] , \user_gpio_noesd[15] , \user_gpio_noesd[14] , \user_gpio_noesd[13] , \user_gpio_noesd[12] , \user_gpio_noesd[11] , \user_gpio_noesd[10] , \user_gpio_noesd[9] , \user_gpio_noesd[8] , \user_gpio_noesd[7] , \user_gpio_noesd[6] , \user_gpio_noesd[5] , \user_gpio_noesd[4] , \user_gpio_noesd[3] , \user_gpio_noesd[2] , \user_gpio_noesd[1] , \user_gpio_noesd[0] }), .mprj_io(mprj_io), .mprj_io_analog_en({ \mprj_io_analog_en[26] , \mprj_io_analog_en[25] , \mprj_io_analog_en[24] , \mprj_io_analog_en[23] , \mprj_io_analog_en[22] , \mprj_io_analog_en[21] , \mprj_io_analog_en[20] , \mprj_io_analog_en[19] , \mprj_io_analog_en[18] , \mprj_io_analog_en[17] , \mprj_io_analog_en[16] , \mprj_io_analog_en[15] , \mprj_io_analog_en[14] , \mprj_io_analog_en[13] , \mprj_io_analog_en[12] , \mprj_io_analog_en[11] , \mprj_io_analog_en[10] , \mprj_io_analog_en[9] , \mprj_io_analog_en[8] , \mprj_io_analog_en[7] , \mprj_io_analog_en[6] , \mprj_io_analog_en[5] , \mprj_io_analog_en[4] , \mprj_io_analog_en[3] , \mprj_io_analog_en[2] , \mprj_io_analog_en[1] , \mprj_io_analog_en[0] }), .mprj_io_analog_pol({ \mprj_io_analog_pol[26] , \mprj_io_analog_pol[25] , \mprj_io_analog_pol[24] , \mprj_io_analog_pol[23] , \mprj_io_analog_pol[22] , \mprj_io_analog_pol[21] , \mprj_io_analog_pol[20] , \mprj_io_analog_pol[19] , \mprj_io_analog_pol[18] , \mprj_io_analog_pol[17] , \mprj_io_analog_pol[16] , \mprj_io_analog_pol[15] , \mprj_io_analog_pol[14] , \mprj_io_analog_pol[13] , \mprj_io_analog_pol[12] , \mprj_io_analog_pol[11] , \mprj_io_analog_pol[10] , \mprj_io_analog_pol[9] , \mprj_io_analog_pol[8] , \mprj_io_analog_pol[7] , \mprj_io_analog_pol[6] , \mprj_io_analog_pol[5] , \mprj_io_analog_pol[4] , \mprj_io_analog_pol[3] , \mprj_io_analog_pol[2] , \mprj_io_analog_pol[1] , \mprj_io_analog_pol[0] }), .mprj_io_analog_sel({ \mprj_io_analog_sel[26] , \mprj_io_analog_sel[25] , \mprj_io_analog_sel[24] , \mprj_io_analog_sel[23] , \mprj_io_analog_sel[22] , \mprj_io_analog_sel[21] , \mprj_io_analog_sel[20] , \mprj_io_analog_sel[19] , \mprj_io_analog_sel[18] , \mprj_io_analog_sel[17] , \mprj_io_analog_sel[16] , \mprj_io_analog_sel[15] , \mprj_io_analog_sel[14] , \mprj_io_analog_sel[13] , \mprj_io_analog_sel[12] , \mprj_io_analog_sel[11] , \mprj_io_analog_sel[10] , \mprj_io_analog_sel[9] , \mprj_io_analog_sel[8] , \mprj_io_analog_sel[7] , \mprj_io_analog_sel[6] , \mprj_io_analog_sel[5] , \mprj_io_analog_sel[4] , \mprj_io_analog_sel[3] , \mprj_io_analog_sel[2] , \mprj_io_analog_sel[1] , \mprj_io_analog_sel[0] }), .mprj_io_dm({ \mprj_io_dm[80] , \mprj_io_dm[79] , \mprj_io_dm[78] , \mprj_io_dm[77] , \mprj_io_dm[76] , \mprj_io_dm[75] , \mprj_io_dm[74] , \mprj_io_dm[73] , \mprj_io_dm[72] , \mprj_io_dm[71] , \mprj_io_dm[70] , \mprj_io_dm[69] , \mprj_io_dm[68] , \mprj_io_dm[67] , \mprj_io_dm[66] , \mprj_io_dm[65] , \mprj_io_dm[64] , \mprj_io_dm[63] , \mprj_io_dm[62] , \mprj_io_dm[61] , \mprj_io_dm[60] , \mprj_io_dm[59] , \mprj_io_dm[58] , \mprj_io_dm[57] , \mprj_io_dm[56] , \mprj_io_dm[55] , \mprj_io_dm[54] , \mprj_io_dm[53] , \mprj_io_dm[52] , \mprj_io_dm[51] , \mprj_io_dm[50] , \mprj_io_dm[49] , \mprj_io_dm[48] , \mprj_io_dm[47] , \mprj_io_dm[46] , \mprj_io_dm[45] , \mprj_io_dm[44] , \mprj_io_dm[43] , \mprj_io_dm[42] , \mprj_io_dm[41] , \mprj_io_dm[40] , \mprj_io_dm[39] , \mprj_io_dm[38] , \mprj_io_dm[37] , \mprj_io_dm[36] , \mprj_io_dm[35] , \mprj_io_dm[34] , \mprj_io_dm[33] , \mprj_io_dm[32] , \mprj_io_dm[31] , \mprj_io_dm[30] , \mprj_io_dm[29] , \mprj_io_dm[28] , \mprj_io_dm[27] , \mprj_io_dm[26] , \mprj_io_dm[25] , \mprj_io_dm[24] , \mprj_io_dm[23] , \mprj_io_dm[22] , \mprj_io_dm[21] , \mprj_io_dm[20] , \mprj_io_dm[19] , \mprj_io_dm[18] , \mprj_io_dm[17] , \mprj_io_dm[16] , \mprj_io_dm[15] , \mprj_io_dm[14] , \mprj_io_dm[13] , \mprj_io_dm[12] , \mprj_io_dm[11] , \mprj_io_dm[10] , \mprj_io_dm[9] , \mprj_io_dm[8] , \mprj_io_dm[7] , \mprj_io_dm[6] , \mprj_io_dm[5] , \mprj_io_dm[4] , \mprj_io_dm[3] , \mprj_io_dm[2] , \mprj_io_dm[1] , \mprj_io_dm[0] }), .mprj_io_holdover({ \mprj_io_holdover[26] , \mprj_io_holdover[25] , \mprj_io_holdover[24] , \mprj_io_holdover[23] , \mprj_io_holdover[22] , \mprj_io_holdover[21] , \mprj_io_holdover[20] , \mprj_io_holdover[19] , \mprj_io_holdover[18] , \mprj_io_holdover[17] , \mprj_io_holdover[16] , \mprj_io_holdover[15] , \mprj_io_holdover[14] , \mprj_io_holdover[13] , \mprj_io_holdover[12] , \mprj_io_holdover[11] , \mprj_io_holdover[10] , \mprj_io_holdover[9] , \mprj_io_holdover[8] , \mprj_io_holdover[7] , \mprj_io_holdover[6] , \mprj_io_holdover[5] , \mprj_io_holdover[4] , \mprj_io_holdover[3] , \mprj_io_holdover[2] , \mprj_io_holdover[1] , \mprj_io_holdover[0] }), .mprj_io_ib_mode_sel({ \mprj_io_ib_mode_sel[26] , \mprj_io_ib_mode_sel[25] , \mprj_io_ib_mode_sel[24] , \mprj_io_ib_mode_sel[23] , \mprj_io_ib_mode_sel[22] , \mprj_io_ib_mode_sel[21] , \mprj_io_ib_mode_sel[20] , \mprj_io_ib_mode_sel[19] , \mprj_io_ib_mode_sel[18] , \mprj_io_ib_mode_sel[17] , \mprj_io_ib_mode_sel[16] , \mprj_io_ib_mode_sel[15] , \mprj_io_ib_mode_sel[14] , \mprj_io_ib_mode_sel[13] , \mprj_io_ib_mode_sel[12] , \mprj_io_ib_mode_sel[11] , \mprj_io_ib_mode_sel[10] , \mprj_io_ib_mode_sel[9] , \mprj_io_ib_mode_sel[8] , \mprj_io_ib_mode_sel[7] , \mprj_io_ib_mode_sel[6] , \mprj_io_ib_mode_sel[5] , \mprj_io_ib_mode_sel[4] , \mprj_io_ib_mode_sel[3] , \mprj_io_ib_mode_sel[2] , \mprj_io_ib_mode_sel[1] , \mprj_io_ib_mode_sel[0] }), .mprj_io_in({ \mprj_io_in[26] , \mprj_io_in[25] , \mprj_io_in[24] , \mprj_io_in[23] , \mprj_io_in[22] , \mprj_io_in[21] , \mprj_io_in[20] , \mprj_io_in[19] , \mprj_io_in[18] , \mprj_io_in[17] , \mprj_io_in[16] , \mprj_io_in[15] , \mprj_io_in[14] , \mprj_io_in[13] , \mprj_io_in[12] , \mprj_io_in[11] , \mprj_io_in[10] , \mprj_io_in[9] , \mprj_io_in[8] , \mprj_io_in[7] , \mprj_io_in[6] , \mprj_io_in[5] , \mprj_io_in[4] , \mprj_io_in[3] , \mprj_io_in[2] , \mprj_io_in[1] , \mprj_io_in[0] }), .mprj_io_in_3v3({ \mprj_io_in_3v3[26] , \mprj_io_in_3v3[25] , \mprj_io_in_3v3[24] , \mprj_io_in_3v3[23] , \mprj_io_in_3v3[22] , \mprj_io_in_3v3[21] , \mprj_io_in_3v3[20] , \mprj_io_in_3v3[19] , \mprj_io_in_3v3[18] , \mprj_io_in_3v3[17] , \mprj_io_in_3v3[16] , \mprj_io_in_3v3[15] , \mprj_io_in_3v3[14] , \mprj_io_in_3v3[13] , \mprj_io_in_3v3[12] , \mprj_io_in_3v3[11] , \mprj_io_in_3v3[10] , \mprj_io_in_3v3[9] , \mprj_io_in_3v3[8] , \mprj_io_in_3v3[7] , \mprj_io_in_3v3[6] , \mprj_io_in_3v3[5] , \mprj_io_in_3v3[4] , \mprj_io_in_3v3[3] , \mprj_io_in_3v3[2] , \mprj_io_in_3v3[1] , \mprj_io_in_3v3[0] }), .mprj_io_inp_dis({ \mprj_io_inp_dis[26] , \mprj_io_inp_dis[25] , \mprj_io_inp_dis[24] , \mprj_io_inp_dis[23] , \mprj_io_inp_dis[22] , \mprj_io_inp_dis[21] , \mprj_io_inp_dis[20] , \mprj_io_inp_dis[19] , \mprj_io_inp_dis[18] , \mprj_io_inp_dis[17] , \mprj_io_inp_dis[16] , \mprj_io_inp_dis[15] , \mprj_io_inp_dis[14] , \mprj_io_inp_dis[13] , \mprj_io_inp_dis[12] , \mprj_io_inp_dis[11] , \mprj_io_inp_dis[10] , \mprj_io_inp_dis[9] , \mprj_io_inp_dis[8] , \mprj_io_inp_dis[7] , \mprj_io_inp_dis[6] , \mprj_io_inp_dis[5] , \mprj_io_inp_dis[4] , \mprj_io_inp_dis[3] , \mprj_io_inp_dis[2] , \mprj_io_inp_dis[1] , \mprj_io_inp_dis[0] }), .mprj_io_oeb({ \mprj_io_oeb[26] , \mprj_io_oeb[25] , \mprj_io_oeb[24] , \mprj_io_oeb[23] , \mprj_io_oeb[22] , \mprj_io_oeb[21] , \mprj_io_oeb[20] , \mprj_io_oeb[19] , \mprj_io_oeb[18] , \mprj_io_oeb[17] , \mprj_io_oeb[16] , \mprj_io_oeb[15] , \mprj_io_oeb[14] , \mprj_io_oeb[13] , \mprj_io_oeb[12] , \mprj_io_oeb[11] , \mprj_io_oeb[10] , \mprj_io_oeb[9] , \mprj_io_oeb[8] , \mprj_io_oeb[7] , \mprj_io_oeb[6] , \mprj_io_oeb[5] , \mprj_io_oeb[4] , \mprj_io_oeb[3] , \mprj_io_oeb[2] , \mprj_io_oeb[1] , \mprj_io_oeb[0] }), .mprj_io_out({ \mprj_io_out[26] , \mprj_io_out[25] , \mprj_io_out[24] , \mprj_io_out[23] , \mprj_io_out[22] , \mprj_io_out[21] , \mprj_io_out[20] , \mprj_io_out[19] , \mprj_io_out[18] , \mprj_io_out[17] , \mprj_io_out[16] , \mprj_io_out[15] , \mprj_io_out[14] , \mprj_io_out[13] , \mprj_io_out[12] , \mprj_io_out[11] , \mprj_io_out[10] , \mprj_io_out[9] , \mprj_io_out[8] , \mprj_io_out[7] , \mprj_io_out[6] , \mprj_io_out[5] , \mprj_io_out[4] , \mprj_io_out[3] , \mprj_io_out[2] , \mprj_io_out[1] , \mprj_io_out[0] }), .mprj_io_slow_sel({ \mprj_io_slow_sel[26] , \mprj_io_slow_sel[25] , \mprj_io_slow_sel[24] , \mprj_io_slow_sel[23] , \mprj_io_slow_sel[22] , \mprj_io_slow_sel[21] , \mprj_io_slow_sel[20] , \mprj_io_slow_sel[19] , \mprj_io_slow_sel[18] , \mprj_io_slow_sel[17] , \mprj_io_slow_sel[16] , \mprj_io_slow_sel[15] , \mprj_io_slow_sel[14] , \mprj_io_slow_sel[13] , \mprj_io_slow_sel[12] , \mprj_io_slow_sel[11] , \mprj_io_slow_sel[10] , \mprj_io_slow_sel[9] , \mprj_io_slow_sel[8] , \mprj_io_slow_sel[7] , \mprj_io_slow_sel[6] , \mprj_io_slow_sel[5] , \mprj_io_slow_sel[4] , \mprj_io_slow_sel[3] , \mprj_io_slow_sel[2] , \mprj_io_slow_sel[1] , \mprj_io_slow_sel[0] }), .mprj_io_vtrip_sel({ \mprj_io_vtrip_sel[26] , \mprj_io_vtrip_sel[25] , \mprj_io_vtrip_sel[24] , \mprj_io_vtrip_sel[23] , \mprj_io_vtrip_sel[22] , \mprj_io_vtrip_sel[21] , \mprj_io_vtrip_sel[20] , \mprj_io_vtrip_sel[19] , \mprj_io_vtrip_sel[18] , \mprj_io_vtrip_sel[17] , \mprj_io_vtrip_sel[16] , \mprj_io_vtrip_sel[15] , \mprj_io_vtrip_sel[14] , \mprj_io_vtrip_sel[13] , \mprj_io_vtrip_sel[12] , \mprj_io_vtrip_sel[11] , \mprj_io_vtrip_sel[10] , \mprj_io_vtrip_sel[9] , \mprj_io_vtrip_sel[8] , \mprj_io_vtrip_sel[7] , \mprj_io_vtrip_sel[6] , \mprj_io_vtrip_sel[5] , \mprj_io_vtrip_sel[4] , \mprj_io_vtrip_sel[3] , \mprj_io_vtrip_sel[2] , \mprj_io_vtrip_sel[1] , \mprj_io_vtrip_sel[0] }), .por(por_l), .porb_h(porb_h), .resetb(resetb), .resetb_core_h(rstb_h), .vccd(vccd_core), .vccd1(vccd1_core), .vccd1_pad(vccd1), .vccd2(vccd2_core), .vccd2_pad(vccd2), .vccd_pad(vccd), .vdda(vdda_core), .vdda1(vdda1_core), .vdda1_pad(vdda1), .vdda1_pad2(vdda1_2), .vdda2(vdda2_core), .vdda2_pad(vdda2), .vdda_pad(vdda), .vddio(vddio_core), .vddio_pad(vddio), .vddio_pad2(vddio_2), .vssa(vssa_core), .vssa1(vssa1_core), .vssa1_pad(vssa1), .vssa1_pad2(vssa1_2), .vssa2(vssa2_core), .vssa2_pad(vssa2), .vssa_pad(vssa), .vssd(vssd_core), .vssd1(vssd1_core), .vssd1_pad(vssd1), .vssd2(vssd2_core), .vssd2_pad(vssd2), .vssd_pad(vssd), .vssio(vssio_core), .vssio_pad(vssio), .vssio_pad2(vssio_2) ); digital_pll pll ( .VGND(vssd_core), .VPWR(vccd_core), .clockp({ pll_clk, pll_clk90 }), .dco(spi_pll_dco_ena), .div({ \spi_pll_div[4] , \spi_pll_div[3] , \spi_pll_div[2] , \spi_pll_div[1] , \spi_pll_div[0] }), .enable(spi_pll_ena), .ext_trim({ \spi_pll_trim[25] , \spi_pll_trim[24] , \spi_pll_trim[23] , \spi_pll_trim[22] , \spi_pll_trim[21] , \spi_pll_trim[20] , \spi_pll_trim[19] , \spi_pll_trim[18] , \spi_pll_trim[17] , \spi_pll_trim[16] , \spi_pll_trim[15] , \spi_pll_trim[14] , \spi_pll_trim[13] , \spi_pll_trim[12] , \spi_pll_trim[11] , \spi_pll_trim[10] , \spi_pll_trim[9] , \spi_pll_trim[8] , \spi_pll_trim[7] , \spi_pll_trim[6] , \spi_pll_trim[5] , \spi_pll_trim[4] , \spi_pll_trim[3] , \spi_pll_trim[2] , \spi_pll_trim[1] , \spi_pll_trim[0] }), .osc(clock_core), .resetb(rstb_l) ); simple_por por ( .por_l(por_l), .porb_h(porb_h), .porb_l(porb_l), .vdd1v8(vccd_core), .vdd3v3(vddio_core), .vss1v8(vssd_core), .vss3v3(vssio_core) ); xres_buf rstb_level ( .A(rstb_h), .LVGND(vssd_core), .LVPWR(vccd_core), .VGND(vssio_core), .VPWR(vddio_core), .X(rstb_l) ); mgmt_core_wrapper soc ( .VGND(vssd_core), .VPWR(vccd_core), .core_clk(caravel_clk), .core_rstn(caravel_rstn), .debug_in(debug_in), .debug_mode(debug_mode), .debug_oeb(debug_oeb), .debug_out(debug_out), .flash_clk(flash_clk_core), .flash_csb(flash_csb_core), .flash_io0_di(flash_io0_di_core), .flash_io0_do(flash_io0_do_core), .flash_io0_oeb(flash_io0_oeb_core), .flash_io1_di(flash_io1_di_core), .flash_io1_do(flash_io1_do_core), .flash_io1_oeb(flash_io1_oeb_core), .flash_io2_di(flash_io2_di_core), .flash_io2_do(flash_io2_do_core), .flash_io2_oeb(flash_io2_oeb_core), .flash_io3_di(flash_io3_di_core), .flash_io3_do(flash_io3_do_core), .flash_io3_oeb(flash_io3_oeb_core), .gpio_in_pad(gpio_in_core), .gpio_inenb_pad(gpio_inenb_core), .gpio_mode0_pad(gpio_mode0_core), .gpio_mode1_pad(gpio_mode1_core), .gpio_out_pad(gpio_out_core), .gpio_outenb_pad(gpio_outenb_core), .hk_ack_i(hk_ack_i), .hk_cyc_o(hk_cyc_o), .hk_dat_i({ \hk_dat_i[31] , \hk_dat_i[30] , \hk_dat_i[29] , \hk_dat_i[28] , \hk_dat_i[27] , \hk_dat_i[26] , \hk_dat_i[25] , \hk_dat_i[24] , \hk_dat_i[23] , \hk_dat_i[22] , \hk_dat_i[21] , \hk_dat_i[20] , \hk_dat_i[19] , \hk_dat_i[18] , \hk_dat_i[17] , \hk_dat_i[16] , \hk_dat_i[15] , \hk_dat_i[14] , \hk_dat_i[13] , \hk_dat_i[12] , \hk_dat_i[11] , \hk_dat_i[10] , \hk_dat_i[9] , \hk_dat_i[8] , \hk_dat_i[7] , \hk_dat_i[6] , \hk_dat_i[5] , \hk_dat_i[4] , \hk_dat_i[3] , \hk_dat_i[2] , \hk_dat_i[1] , \hk_dat_i[0] }), .hk_stb_o(hk_stb_o), .irq({ \irq_spi[2] , \irq_spi[1] , \irq_spi[0] , \user_irq[2] , \user_irq[1] , \user_irq[0] }), .la_iena({ \la_iena_mprj[127] , \la_iena_mprj[126] , \la_iena_mprj[125] , \la_iena_mprj[124] , \la_iena_mprj[123] , \la_iena_mprj[122] , \la_iena_mprj[121] , \la_iena_mprj[120] , \la_iena_mprj[119] , \la_iena_mprj[118] , \la_iena_mprj[117] , \la_iena_mprj[116] , \la_iena_mprj[115] , \la_iena_mprj[114] , \la_iena_mprj[113] , \la_iena_mprj[112] , \la_iena_mprj[111] , \la_iena_mprj[110] , \la_iena_mprj[109] , \la_iena_mprj[108] , \la_iena_mprj[107] , \la_iena_mprj[106] , \la_iena_mprj[105] , \la_iena_mprj[104] , \la_iena_mprj[103] , \la_iena_mprj[102] , \la_iena_mprj[101] , \la_iena_mprj[100] , \la_iena_mprj[99] , \la_iena_mprj[98] , \la_iena_mprj[97] , \la_iena_mprj[96] , \la_iena_mprj[95] , \la_iena_mprj[94] , \la_iena_mprj[93] , \la_iena_mprj[92] , \la_iena_mprj[91] , \la_iena_mprj[90] , \la_iena_mprj[89] , \la_iena_mprj[88] , \la_iena_mprj[87] , \la_iena_mprj[86] , \la_iena_mprj[85] , \la_iena_mprj[84] , \la_iena_mprj[83] , \la_iena_mprj[82] , \la_iena_mprj[81] , \la_iena_mprj[80] , \la_iena_mprj[79] , \la_iena_mprj[78] , \la_iena_mprj[77] , \la_iena_mprj[76] , \la_iena_mprj[75] , \la_iena_mprj[74] , \la_iena_mprj[73] , \la_iena_mprj[72] , \la_iena_mprj[71] , \la_iena_mprj[70] , \la_iena_mprj[69] , \la_iena_mprj[68] , \la_iena_mprj[67] , \la_iena_mprj[66] , \la_iena_mprj[65] , \la_iena_mprj[64] , \la_iena_mprj[63] , \la_iena_mprj[62] , \la_iena_mprj[61] , \la_iena_mprj[60] , \la_iena_mprj[59] , \la_iena_mprj[58] , \la_iena_mprj[57] , \la_iena_mprj[56] , \la_iena_mprj[55] , \la_iena_mprj[54] , \la_iena_mprj[53] , \la_iena_mprj[52] , \la_iena_mprj[51] , \la_iena_mprj[50] , \la_iena_mprj[49] , \la_iena_mprj[48] , \la_iena_mprj[47] , \la_iena_mprj[46] , \la_iena_mprj[45] , \la_iena_mprj[44] , \la_iena_mprj[43] , \la_iena_mprj[42] , \la_iena_mprj[41] , \la_iena_mprj[40] , \la_iena_mprj[39] , \la_iena_mprj[38] , \la_iena_mprj[37] , \la_iena_mprj[36] , \la_iena_mprj[35] , \la_iena_mprj[34] , \la_iena_mprj[33] , \la_iena_mprj[32] , \la_iena_mprj[31] , \la_iena_mprj[30] , \la_iena_mprj[29] , \la_iena_mprj[28] , \la_iena_mprj[27] , \la_iena_mprj[26] , \la_iena_mprj[25] , \la_iena_mprj[24] , \la_iena_mprj[23] , \la_iena_mprj[22] , \la_iena_mprj[21] , \la_iena_mprj[20] , \la_iena_mprj[19] , \la_iena_mprj[18] , \la_iena_mprj[17] , \la_iena_mprj[16] , \la_iena_mprj[15] , \la_iena_mprj[14] , \la_iena_mprj[13] , \la_iena_mprj[12] , \la_iena_mprj[11] , \la_iena_mprj[10] , \la_iena_mprj[9] , \la_iena_mprj[8] , \la_iena_mprj[7] , \la_iena_mprj[6] , \la_iena_mprj[5] , \la_iena_mprj[4] , \la_iena_mprj[3] , \la_iena_mprj[2] , \la_iena_mprj[1] , \la_iena_mprj[0] }), .la_input({ \la_data_in_mprj[127] , \la_data_in_mprj[126] , \la_data_in_mprj[125] , \la_data_in_mprj[124] , \la_data_in_mprj[123] , \la_data_in_mprj[122] , \la_data_in_mprj[121] , \la_data_in_mprj[120] , \la_data_in_mprj[119] , \la_data_in_mprj[118] , \la_data_in_mprj[117] , \la_data_in_mprj[116] , \la_data_in_mprj[115] , \la_data_in_mprj[114] , \la_data_in_mprj[113] , \la_data_in_mprj[112] , \la_data_in_mprj[111] , \la_data_in_mprj[110] , \la_data_in_mprj[109] , \la_data_in_mprj[108] , \la_data_in_mprj[107] , \la_data_in_mprj[106] , \la_data_in_mprj[105] , \la_data_in_mprj[104] , \la_data_in_mprj[103] , \la_data_in_mprj[102] , \la_data_in_mprj[101] , \la_data_in_mprj[100] , \la_data_in_mprj[99] , \la_data_in_mprj[98] , \la_data_in_mprj[97] , \la_data_in_mprj[96] , \la_data_in_mprj[95] , \la_data_in_mprj[94] , \la_data_in_mprj[93] , \la_data_in_mprj[92] , \la_data_in_mprj[91] , \la_data_in_mprj[90] , \la_data_in_mprj[89] , \la_data_in_mprj[88] , \la_data_in_mprj[87] , \la_data_in_mprj[86] , \la_data_in_mprj[85] , \la_data_in_mprj[84] , \la_data_in_mprj[83] , \la_data_in_mprj[82] , \la_data_in_mprj[81] , \la_data_in_mprj[80] , \la_data_in_mprj[79] , \la_data_in_mprj[78] , \la_data_in_mprj[77] , \la_data_in_mprj[76] , \la_data_in_mprj[75] , \la_data_in_mprj[74] , \la_data_in_mprj[73] , \la_data_in_mprj[72] , \la_data_in_mprj[71] , \la_data_in_mprj[70] , \la_data_in_mprj[69] , \la_data_in_mprj[68] , \la_data_in_mprj[67] , \la_data_in_mprj[66] , \la_data_in_mprj[65] , \la_data_in_mprj[64] , \la_data_in_mprj[63] , \la_data_in_mprj[62] , \la_data_in_mprj[61] , \la_data_in_mprj[60] , \la_data_in_mprj[59] , \la_data_in_mprj[58] , \la_data_in_mprj[57] , \la_data_in_mprj[56] , \la_data_in_mprj[55] , \la_data_in_mprj[54] , \la_data_in_mprj[53] , \la_data_in_mprj[52] , \la_data_in_mprj[51] , \la_data_in_mprj[50] , \la_data_in_mprj[49] , \la_data_in_mprj[48] , \la_data_in_mprj[47] , \la_data_in_mprj[46] , \la_data_in_mprj[45] , \la_data_in_mprj[44] , \la_data_in_mprj[43] , \la_data_in_mprj[42] , \la_data_in_mprj[41] , \la_data_in_mprj[40] , \la_data_in_mprj[39] , \la_data_in_mprj[38] , \la_data_in_mprj[37] , \la_data_in_mprj[36] , \la_data_in_mprj[35] , \la_data_in_mprj[34] , \la_data_in_mprj[33] , \la_data_in_mprj[32] , \la_data_in_mprj[31] , \la_data_in_mprj[30] , \la_data_in_mprj[29] , \la_data_in_mprj[28] , \la_data_in_mprj[27] , \la_data_in_mprj[26] , \la_data_in_mprj[25] , \la_data_in_mprj[24] , \la_data_in_mprj[23] , \la_data_in_mprj[22] , \la_data_in_mprj[21] , \la_data_in_mprj[20] , \la_data_in_mprj[19] , \la_data_in_mprj[18] , \la_data_in_mprj[17] , \la_data_in_mprj[16] , \la_data_in_mprj[15] , \la_data_in_mprj[14] , \la_data_in_mprj[13] , \la_data_in_mprj[12] , \la_data_in_mprj[11] , \la_data_in_mprj[10] , \la_data_in_mprj[9] , \la_data_in_mprj[8] , \la_data_in_mprj[7] , \la_data_in_mprj[6] , \la_data_in_mprj[5] , \la_data_in_mprj[4] , \la_data_in_mprj[3] , \la_data_in_mprj[2] , \la_data_in_mprj[1] , \la_data_in_mprj[0] }), .la_oenb({ \la_oenb_mprj[127] , \la_oenb_mprj[126] , \la_oenb_mprj[125] , \la_oenb_mprj[124] , \la_oenb_mprj[123] , \la_oenb_mprj[122] , \la_oenb_mprj[121] , \la_oenb_mprj[120] , \la_oenb_mprj[119] , \la_oenb_mprj[118] , \la_oenb_mprj[117] , \la_oenb_mprj[116] , \la_oenb_mprj[115] , \la_oenb_mprj[114] , \la_oenb_mprj[113] , \la_oenb_mprj[112] , \la_oenb_mprj[111] , \la_oenb_mprj[110] , \la_oenb_mprj[109] , \la_oenb_mprj[108] , \la_oenb_mprj[107] , \la_oenb_mprj[106] , \la_oenb_mprj[105] , \la_oenb_mprj[104] , \la_oenb_mprj[103] , \la_oenb_mprj[102] , \la_oenb_mprj[101] , \la_oenb_mprj[100] , \la_oenb_mprj[99] , \la_oenb_mprj[98] , \la_oenb_mprj[97] , \la_oenb_mprj[96] , \la_oenb_mprj[95] , \la_oenb_mprj[94] , \la_oenb_mprj[93] , \la_oenb_mprj[92] , \la_oenb_mprj[91] , \la_oenb_mprj[90] , \la_oenb_mprj[89] , \la_oenb_mprj[88] , \la_oenb_mprj[87] , \la_oenb_mprj[86] , \la_oenb_mprj[85] , \la_oenb_mprj[84] , \la_oenb_mprj[83] , \la_oenb_mprj[82] , \la_oenb_mprj[81] , \la_oenb_mprj[80] , \la_oenb_mprj[79] , \la_oenb_mprj[78] , \la_oenb_mprj[77] , \la_oenb_mprj[76] , \la_oenb_mprj[75] , \la_oenb_mprj[74] , \la_oenb_mprj[73] , \la_oenb_mprj[72] , \la_oenb_mprj[71] , \la_oenb_mprj[70] , \la_oenb_mprj[69] , \la_oenb_mprj[68] , \la_oenb_mprj[67] , \la_oenb_mprj[66] , \la_oenb_mprj[65] , \la_oenb_mprj[64] , \la_oenb_mprj[63] , \la_oenb_mprj[62] , \la_oenb_mprj[61] , \la_oenb_mprj[60] , \la_oenb_mprj[59] , \la_oenb_mprj[58] , \la_oenb_mprj[57] , \la_oenb_mprj[56] , \la_oenb_mprj[55] , \la_oenb_mprj[54] , \la_oenb_mprj[53] , \la_oenb_mprj[52] , \la_oenb_mprj[51] , \la_oenb_mprj[50] , \la_oenb_mprj[49] , \la_oenb_mprj[48] , \la_oenb_mprj[47] , \la_oenb_mprj[46] , \la_oenb_mprj[45] , \la_oenb_mprj[44] , \la_oenb_mprj[43] , \la_oenb_mprj[42] , \la_oenb_mprj[41] , \la_oenb_mprj[40] , \la_oenb_mprj[39] , \la_oenb_mprj[38] , \la_oenb_mprj[37] , \la_oenb_mprj[36] , \la_oenb_mprj[35] , \la_oenb_mprj[34] , \la_oenb_mprj[33] , \la_oenb_mprj[32] , \la_oenb_mprj[31] , \la_oenb_mprj[30] , \la_oenb_mprj[29] , \la_oenb_mprj[28] , \la_oenb_mprj[27] , \la_oenb_mprj[26] , \la_oenb_mprj[25] , \la_oenb_mprj[24] , \la_oenb_mprj[23] , \la_oenb_mprj[22] , \la_oenb_mprj[21] , \la_oenb_mprj[20] , \la_oenb_mprj[19] , \la_oenb_mprj[18] , \la_oenb_mprj[17] , \la_oenb_mprj[16] , \la_oenb_mprj[15] , \la_oenb_mprj[14] , \la_oenb_mprj[13] , \la_oenb_mprj[12] , \la_oenb_mprj[11] , \la_oenb_mprj[10] , \la_oenb_mprj[9] , \la_oenb_mprj[8] , \la_oenb_mprj[7] , \la_oenb_mprj[6] , \la_oenb_mprj[5] , \la_oenb_mprj[4] , \la_oenb_mprj[3] , \la_oenb_mprj[2] , \la_oenb_mprj[1] , \la_oenb_mprj[0] }), .la_output({ \la_data_out_mprj[127] , \la_data_out_mprj[126] , \la_data_out_mprj[125] , \la_data_out_mprj[124] , \la_data_out_mprj[123] , \la_data_out_mprj[122] , \la_data_out_mprj[121] , \la_data_out_mprj[120] , \la_data_out_mprj[119] , \la_data_out_mprj[118] , \la_data_out_mprj[117] , \la_data_out_mprj[116] , \la_data_out_mprj[115] , \la_data_out_mprj[114] , \la_data_out_mprj[113] , \la_data_out_mprj[112] , \la_data_out_mprj[111] , \la_data_out_mprj[110] , \la_data_out_mprj[109] , \la_data_out_mprj[108] , \la_data_out_mprj[107] , \la_data_out_mprj[106] , \la_data_out_mprj[105] , \la_data_out_mprj[104] , \la_data_out_mprj[103] , \la_data_out_mprj[102] , \la_data_out_mprj[101] , \la_data_out_mprj[100] , \la_data_out_mprj[99] , \la_data_out_mprj[98] , \la_data_out_mprj[97] , \la_data_out_mprj[96] , \la_data_out_mprj[95] , \la_data_out_mprj[94] , \la_data_out_mprj[93] , \la_data_out_mprj[92] , \la_data_out_mprj[91] , \la_data_out_mprj[90] , \la_data_out_mprj[89] , \la_data_out_mprj[88] , \la_data_out_mprj[87] , \la_data_out_mprj[86] , \la_data_out_mprj[85] , \la_data_out_mprj[84] , \la_data_out_mprj[83] , \la_data_out_mprj[82] , \la_data_out_mprj[81] , \la_data_out_mprj[80] , \la_data_out_mprj[79] , \la_data_out_mprj[78] , \la_data_out_mprj[77] , \la_data_out_mprj[76] , \la_data_out_mprj[75] , \la_data_out_mprj[74] , \la_data_out_mprj[73] , \la_data_out_mprj[72] , \la_data_out_mprj[71] , \la_data_out_mprj[70] , \la_data_out_mprj[69] , \la_data_out_mprj[68] , \la_data_out_mprj[67] , \la_data_out_mprj[66] , \la_data_out_mprj[65] , \la_data_out_mprj[64] , \la_data_out_mprj[63] , \la_data_out_mprj[62] , \la_data_out_mprj[61] , \la_data_out_mprj[60] , \la_data_out_mprj[59] , \la_data_out_mprj[58] , \la_data_out_mprj[57] , \la_data_out_mprj[56] , \la_data_out_mprj[55] , \la_data_out_mprj[54] , \la_data_out_mprj[53] , \la_data_out_mprj[52] , \la_data_out_mprj[51] , \la_data_out_mprj[50] , \la_data_out_mprj[49] , \la_data_out_mprj[48] , \la_data_out_mprj[47] , \la_data_out_mprj[46] , \la_data_out_mprj[45] , \la_data_out_mprj[44] , \la_data_out_mprj[43] , \la_data_out_mprj[42] , \la_data_out_mprj[41] , \la_data_out_mprj[40] , \la_data_out_mprj[39] , \la_data_out_mprj[38] , \la_data_out_mprj[37] , \la_data_out_mprj[36] , \la_data_out_mprj[35] , \la_data_out_mprj[34] , \la_data_out_mprj[33] , \la_data_out_mprj[32] , \la_data_out_mprj[31] , \la_data_out_mprj[30] , \la_data_out_mprj[29] , \la_data_out_mprj[28] , \la_data_out_mprj[27] , \la_data_out_mprj[26] , \la_data_out_mprj[25] , \la_data_out_mprj[24] , \la_data_out_mprj[23] , \la_data_out_mprj[22] , \la_data_out_mprj[21] , \la_data_out_mprj[20] , \la_data_out_mprj[19] , \la_data_out_mprj[18] , \la_data_out_mprj[17] , \la_data_out_mprj[16] , \la_data_out_mprj[15] , \la_data_out_mprj[14] , \la_data_out_mprj[13] , \la_data_out_mprj[12] , \la_data_out_mprj[11] , \la_data_out_mprj[10] , \la_data_out_mprj[9] , \la_data_out_mprj[8] , \la_data_out_mprj[7] , \la_data_out_mprj[6] , \la_data_out_mprj[5] , \la_data_out_mprj[4] , \la_data_out_mprj[3] , \la_data_out_mprj[2] , \la_data_out_mprj[1] , \la_data_out_mprj[0] }), .mprj_ack_i(mprj_ack_i_core), .mprj_adr_o({ \mprj_adr_o_core[31] , \mprj_adr_o_core[30] , \mprj_adr_o_core[29] , \mprj_adr_o_core[28] , \mprj_adr_o_core[27] , \mprj_adr_o_core[26] , \mprj_adr_o_core[25] , \mprj_adr_o_core[24] , \mprj_adr_o_core[23] , \mprj_adr_o_core[22] , \mprj_adr_o_core[21] , \mprj_adr_o_core[20] , \mprj_adr_o_core[19] , \mprj_adr_o_core[18] , \mprj_adr_o_core[17] , \mprj_adr_o_core[16] , \mprj_adr_o_core[15] , \mprj_adr_o_core[14] , \mprj_adr_o_core[13] , \mprj_adr_o_core[12] , \mprj_adr_o_core[11] , \mprj_adr_o_core[10] , \mprj_adr_o_core[9] , \mprj_adr_o_core[8] , \mprj_adr_o_core[7] , \mprj_adr_o_core[6] , \mprj_adr_o_core[5] , \mprj_adr_o_core[4] , \mprj_adr_o_core[3] , \mprj_adr_o_core[2] , \mprj_adr_o_core[1] , \mprj_adr_o_core[0] }), .mprj_cyc_o(mprj_cyc_o_core), .mprj_dat_i({ \mprj_dat_i_core[31] , \mprj_dat_i_core[30] , \mprj_dat_i_core[29] , \mprj_dat_i_core[28] , \mprj_dat_i_core[27] , \mprj_dat_i_core[26] , \mprj_dat_i_core[25] , \mprj_dat_i_core[24] , \mprj_dat_i_core[23] , \mprj_dat_i_core[22] , \mprj_dat_i_core[21] , \mprj_dat_i_core[20] , \mprj_dat_i_core[19] , \mprj_dat_i_core[18] , \mprj_dat_i_core[17] , \mprj_dat_i_core[16] , \mprj_dat_i_core[15] , \mprj_dat_i_core[14] , \mprj_dat_i_core[13] , \mprj_dat_i_core[12] , \mprj_dat_i_core[11] , \mprj_dat_i_core[10] , \mprj_dat_i_core[9] , \mprj_dat_i_core[8] , \mprj_dat_i_core[7] , \mprj_dat_i_core[6] , \mprj_dat_i_core[5] , \mprj_dat_i_core[4] , \mprj_dat_i_core[3] , \mprj_dat_i_core[2] , \mprj_dat_i_core[1] , \mprj_dat_i_core[0] }), .mprj_dat_o({ \mprj_dat_o_core[31] , \mprj_dat_o_core[30] , \mprj_dat_o_core[29] , \mprj_dat_o_core[28] , \mprj_dat_o_core[27] , \mprj_dat_o_core[26] , \mprj_dat_o_core[25] , \mprj_dat_o_core[24] , \mprj_dat_o_core[23] , \mprj_dat_o_core[22] , \mprj_dat_o_core[21] , \mprj_dat_o_core[20] , \mprj_dat_o_core[19] , \mprj_dat_o_core[18] , \mprj_dat_o_core[17] , \mprj_dat_o_core[16] , \mprj_dat_o_core[15] , \mprj_dat_o_core[14] , \mprj_dat_o_core[13] , \mprj_dat_o_core[12] , \mprj_dat_o_core[11] , \mprj_dat_o_core[10] , \mprj_dat_o_core[9] , \mprj_dat_o_core[8] , \mprj_dat_o_core[7] , \mprj_dat_o_core[6] , \mprj_dat_o_core[5] , \mprj_dat_o_core[4] , \mprj_dat_o_core[3] , \mprj_dat_o_core[2] , \mprj_dat_o_core[1] , \mprj_dat_o_core[0] }), .mprj_sel_o({ \mprj_sel_o_core[3] , \mprj_sel_o_core[2] , \mprj_sel_o_core[1] , \mprj_sel_o_core[0] }), .mprj_stb_o(mprj_stb_o_core), .mprj_wb_iena(mprj_iena_wb), .mprj_we_o(mprj_we_o_core), .qspi_enabled(qspi_enabled), .ser_rx(ser_rx), .ser_tx(ser_tx), .spi_csb(spi_csb), .spi_enabled(spi_enabled), .spi_sck(spi_sck), .spi_sdi(spi_sdi), .spi_sdo(spi_sdo), .spi_sdoenb(spi_sdoenb), .sram_ro_addr({ \hkspi_sram_addr[7] , \hkspi_sram_addr[6] , \hkspi_sram_addr[5] , \hkspi_sram_addr[4] , \hkspi_sram_addr[3] , \hkspi_sram_addr[2] , \hkspi_sram_addr[1] , \hkspi_sram_addr[0] }), .sram_ro_clk(hkspi_sram_clk), .sram_ro_csb(hkspi_sram_csb), .sram_ro_data({ \hkspi_sram_data[31] , \hkspi_sram_data[30] , \hkspi_sram_data[29] , \hkspi_sram_data[28] , \hkspi_sram_data[27] , \hkspi_sram_data[26] , \hkspi_sram_data[25] , \hkspi_sram_data[24] , \hkspi_sram_data[23] , \hkspi_sram_data[22] , \hkspi_sram_data[21] , \hkspi_sram_data[20] , \hkspi_sram_data[19] , \hkspi_sram_data[18] , \hkspi_sram_data[17] , \hkspi_sram_data[16] , \hkspi_sram_data[15] , \hkspi_sram_data[14] , \hkspi_sram_data[13] , \hkspi_sram_data[12] , \hkspi_sram_data[11] , \hkspi_sram_data[10] , \hkspi_sram_data[9] , \hkspi_sram_data[8] , \hkspi_sram_data[7] , \hkspi_sram_data[6] , \hkspi_sram_data[5] , \hkspi_sram_data[4] , \hkspi_sram_data[3] , \hkspi_sram_data[2] , \hkspi_sram_data[1] , \hkspi_sram_data[0] }), .trap(trap), .uart_enabled(uart_enabled), .user_irq_ena({ \user_irq_ena[2] , \user_irq_ena[1] , \user_irq_ena[0] }) ); spare_logic_block \spare_logic[0] ( .spare_xfq({ \spare_xfq_nc[1] , \spare_xfq_nc[0] }), .spare_xfqn({ \spare_xfqn_nc[1] , \spare_xfqn_nc[0] }), .spare_xi({ \spare_xi_nc[3] , \spare_xi_nc[2] , \spare_xi_nc[1] , \spare_xi_nc[0] }), .spare_xib(\spare_xib_nc[0] ), .spare_xmx({ \spare_xmx_nc[1] , \spare_xmx_nc[0] }), .spare_xna({ \spare_xna_nc[1] , \spare_xna_nc[0] }), .spare_xno({ \spare_xno_nc[1] , \spare_xno_nc[0] }), .spare_xz({ \spare_xz_nc[26] , \spare_xz_nc[25] , \spare_xz_nc[24] , \spare_xz_nc[23] , \spare_xz_nc[22] , \spare_xz_nc[21] , \spare_xz_nc[20] , \spare_xz_nc[19] , \spare_xz_nc[18] , \spare_xz_nc[17] , \spare_xz_nc[16] , \spare_xz_nc[15] , \spare_xz_nc[14] , \spare_xz_nc[13] , \spare_xz_nc[12] , \spare_xz_nc[11] , \spare_xz_nc[10] , \spare_xz_nc[9] , \spare_xz_nc[8] , \spare_xz_nc[7] , \spare_xz_nc[6] , \spare_xz_nc[5] , \spare_xz_nc[4] , \spare_xz_nc[3] , \spare_xz_nc[2] , \spare_xz_nc[1] , \spare_xz_nc[0] }), .vccd(vccd_core), .vssd(vssd_core) ); spare_logic_block \spare_logic[1] ( .spare_xfq({ \spare_xfq_nc[3] , \spare_xfq_nc[2] }), .spare_xfqn({ \spare_xfqn_nc[3] , \spare_xfqn_nc[2] }), .spare_xi({ \spare_xi_nc[7] , \spare_xi_nc[6] , \spare_xi_nc[5] , \spare_xi_nc[4] }), .spare_xib(\spare_xib_nc[1] ), .spare_xmx({ \spare_xmx_nc[3] , \spare_xmx_nc[2] }), .spare_xna({ \spare_xna_nc[3] , \spare_xna_nc[2] }), .spare_xno({ \spare_xno_nc[3] , \spare_xno_nc[2] }), .spare_xz({ \spare_xz_nc[53] , \spare_xz_nc[52] , \spare_xz_nc[51] , \spare_xz_nc[50] , \spare_xz_nc[49] , \spare_xz_nc[48] , \spare_xz_nc[47] , \spare_xz_nc[46] , \spare_xz_nc[45] , \spare_xz_nc[44] , \spare_xz_nc[43] , \spare_xz_nc[42] , \spare_xz_nc[41] , \spare_xz_nc[40] , \spare_xz_nc[39] , \spare_xz_nc[38] , \spare_xz_nc[37] , \spare_xz_nc[36] , \spare_xz_nc[35] , \spare_xz_nc[34] , \spare_xz_nc[33] , \spare_xz_nc[32] , \spare_xz_nc[31] , \spare_xz_nc[30] , \spare_xz_nc[29] , \spare_xz_nc[28] , \spare_xz_nc[27] }), .vccd(vccd_core), .vssd(vssd_core) ); spare_logic_block \spare_logic[2] ( .spare_xfq({ \spare_xfq_nc[5] , \spare_xfq_nc[4] }), .spare_xfqn({ \spare_xfqn_nc[5] , \spare_xfqn_nc[4] }), .spare_xi({ \spare_xi_nc[11] , \spare_xi_nc[10] , \spare_xi_nc[9] , \spare_xi_nc[8] }), .spare_xib(\spare_xib_nc[2] ), .spare_xmx({ \spare_xmx_nc[5] , \spare_xmx_nc[4] }), .spare_xna({ \spare_xna_nc[5] , \spare_xna_nc[4] }), .spare_xno({ \spare_xno_nc[5] , \spare_xno_nc[4] }), .spare_xz({ \spare_xz_nc[80] , \spare_xz_nc[79] , \spare_xz_nc[78] , \spare_xz_nc[77] , \spare_xz_nc[76] , \spare_xz_nc[75] , \spare_xz_nc[74] , \spare_xz_nc[73] , \spare_xz_nc[72] , \spare_xz_nc[71] , \spare_xz_nc[70] , \spare_xz_nc[69] , \spare_xz_nc[68] , \spare_xz_nc[67] , \spare_xz_nc[66] , \spare_xz_nc[65] , \spare_xz_nc[64] , \spare_xz_nc[63] , \spare_xz_nc[62] , \spare_xz_nc[61] , \spare_xz_nc[60] , \spare_xz_nc[59] , \spare_xz_nc[58] , \spare_xz_nc[57] , \spare_xz_nc[56] , \spare_xz_nc[55] , \spare_xz_nc[54] }), .vccd(vccd_core), .vssd(vssd_core) ); spare_logic_block \spare_logic[3] ( .spare_xfq({ \spare_xfq_nc[7] , \spare_xfq_nc[6] }), .spare_xfqn({ \spare_xfqn_nc[7] , \spare_xfqn_nc[6] }), .spare_xi({ \spare_xi_nc[15] , \spare_xi_nc[14] , \spare_xi_nc[13] , \spare_xi_nc[12] }), .spare_xib(\spare_xib_nc[3] ), .spare_xmx({ \spare_xmx_nc[7] , \spare_xmx_nc[6] }), .spare_xna({ \spare_xna_nc[7] , \spare_xna_nc[6] }), .spare_xno({ \spare_xno_nc[7] , \spare_xno_nc[6] }), .spare_xz({ \spare_xz_nc[107] , \spare_xz_nc[106] , \spare_xz_nc[105] , \spare_xz_nc[104] , \spare_xz_nc[103] , \spare_xz_nc[102] , \spare_xz_nc[101] , \spare_xz_nc[100] , \spare_xz_nc[99] , \spare_xz_nc[98] , \spare_xz_nc[97] , \spare_xz_nc[96] , \spare_xz_nc[95] , \spare_xz_nc[94] , \spare_xz_nc[93] , \spare_xz_nc[92] , \spare_xz_nc[91] , \spare_xz_nc[90] , \spare_xz_nc[89] , \spare_xz_nc[88] , \spare_xz_nc[87] , \spare_xz_nc[86] , \spare_xz_nc[85] , \spare_xz_nc[84] , \spare_xz_nc[83] , \spare_xz_nc[82] , \spare_xz_nc[81] }), .vccd(vccd_core), .vssd(vssd_core) ); user_id_programming user_id_value ( .VGND(vssd_core), .VPWR(vccd_core), .mask_rev({ \mask_rev[31] , \mask_rev[30] , \mask_rev[29] , \mask_rev[28] , \mask_rev[27] , \mask_rev[26] , \mask_rev[25] , \mask_rev[24] , \mask_rev[23] , \mask_rev[22] , \mask_rev[21] , \mask_rev[20] , \mask_rev[19] , \mask_rev[18] , \mask_rev[17] , \mask_rev[16] , \mask_rev[15] , \mask_rev[14] , \mask_rev[13] , \mask_rev[12] , \mask_rev[11] , \mask_rev[10] , \mask_rev[9] , \mask_rev[8] , \mask_rev[7] , \mask_rev[6] , \mask_rev[5] , \mask_rev[4] , \mask_rev[3] , \mask_rev[2] , \mask_rev[1] , \mask_rev[0] }) ); assign \gpio_serial_link_2_shifted[11] = \gpio_serial_link_2[12] ; assign \gpio_serial_link_2_shifted[10] = \gpio_serial_link_2[11] ; assign \gpio_serial_link_2_shifted[9] = \gpio_serial_link_2[10] ; assign \gpio_serial_link_2_shifted[8] = \gpio_serial_link_2[9] ; assign \gpio_serial_link_2_shifted[7] = \gpio_serial_link_2[8] ; assign \gpio_serial_link_2_shifted[6] = \gpio_serial_link_2[7] ; assign \gpio_serial_link_2_shifted[5] = \gpio_serial_link_2[6] ; assign \gpio_serial_link_2_shifted[4] = \gpio_serial_link_2[5] ; assign \gpio_serial_link_2_shifted[3] = \gpio_serial_link_2[4] ; assign \gpio_serial_link_2_shifted[2] = \gpio_serial_link_2[3] ; assign \gpio_serial_link_2_shifted[1] = \gpio_serial_link_2[2] ; assign \gpio_serial_link_2_shifted[0] = \gpio_serial_link_2[1] ; assign \gpio_load_2_shifted[12] = \gpio_load_1_shifted[0] ; assign \gpio_load_2_shifted[11] = \gpio_load_2[12] ; assign \gpio_load_2_shifted[10] = \gpio_load_2[11] ; assign \gpio_load_2_shifted[9] = \gpio_load_2[10] ; assign \gpio_load_2_shifted[8] = \gpio_load_2[9] ; assign \gpio_load_2_shifted[7] = \gpio_load_2[8] ; assign \gpio_load_2_shifted[6] = \gpio_load_2[7] ; assign \gpio_load_2_shifted[5] = \gpio_load_2[6] ; assign \gpio_load_2_shifted[4] = \gpio_load_2[5] ; assign \gpio_load_2_shifted[3] = \gpio_load_2[4] ; assign \gpio_load_2_shifted[2] = \gpio_load_2[3] ; assign \gpio_load_2_shifted[1] = \gpio_load_2[2] ; assign \gpio_load_2_shifted[0] = \gpio_load_2[1] ; assign \gpio_resetn_2_shifted[12] = \gpio_resetn_1_shifted[0] ; assign \gpio_resetn_2_shifted[11] = \gpio_resetn_2[12] ; assign \gpio_resetn_2_shifted[10] = \gpio_resetn_2[11] ; assign \gpio_resetn_2_shifted[9] = \gpio_resetn_2[10] ; assign \gpio_resetn_2_shifted[8] = \gpio_resetn_2[9] ; assign \gpio_resetn_2_shifted[7] = \gpio_resetn_2[8] ; assign \gpio_resetn_2_shifted[6] = \gpio_resetn_2[7] ; assign \gpio_resetn_2_shifted[5] = \gpio_resetn_2[6] ; assign \gpio_resetn_2_shifted[4] = \gpio_resetn_2[5] ; assign \gpio_resetn_2_shifted[3] = \gpio_resetn_2[4] ; assign \gpio_resetn_2_shifted[2] = \gpio_resetn_2[3] ; assign \gpio_resetn_2_shifted[1] = \gpio_resetn_2[2] ; assign \gpio_resetn_2_shifted[0] = \gpio_resetn_2[1] ; assign \gpio_resetn_1_shifted[13] = \gpio_resetn_1[12] ; assign \gpio_resetn_1_shifted[12] = \gpio_resetn_1[11] ; assign \gpio_resetn_1_shifted[11] = \gpio_resetn_1[10] ; assign \gpio_resetn_1_shifted[10] = \gpio_resetn_1[9] ; assign \gpio_resetn_1_shifted[9] = \gpio_resetn_1[8] ; assign \gpio_resetn_1_shifted[8] = \gpio_resetn_1[7] ; assign \gpio_resetn_1_shifted[7] = \gpio_resetn_1[6] ; assign \gpio_resetn_1_shifted[6] = \gpio_resetn_1[5] ; assign \gpio_resetn_1_shifted[5] = \gpio_resetn_1[4] ; assign \gpio_resetn_1_shifted[4] = \gpio_resetn_1[3] ; assign \gpio_resetn_1_shifted[3] = \gpio_resetn_1[2] ; assign \gpio_resetn_1_shifted[2] = \gpio_resetn_1[1] ; assign \gpio_resetn_1_shifted[1] = \gpio_resetn_1[0] ; assign \gpio_load_1_shifted[13] = \gpio_load_1[12] ; assign \gpio_load_1_shifted[12] = \gpio_load_1[11] ; assign \gpio_load_1_shifted[11] = \gpio_load_1[10] ; assign \gpio_load_1_shifted[10] = \gpio_load_1[9] ; assign \gpio_load_1_shifted[9] = \gpio_load_1[8] ; assign \gpio_load_1_shifted[8] = \gpio_load_1[7] ; assign \gpio_load_1_shifted[7] = \gpio_load_1[6] ; assign \gpio_load_1_shifted[6] = \gpio_load_1[5] ; assign \gpio_load_1_shifted[5] = \gpio_load_1[4] ; assign \gpio_load_1_shifted[4] = \gpio_load_1[3] ; assign \gpio_load_1_shifted[3] = \gpio_load_1[2] ; assign \gpio_load_1_shifted[2] = \gpio_load_1[1] ; assign \gpio_load_1_shifted[1] = \gpio_load_1[0] ; assign \gpio_clock_1_shifted[13] = \gpio_clock_1[12] ; assign \gpio_clock_1_shifted[12] = \gpio_clock_1[11] ; assign \gpio_clock_1_shifted[11] = \gpio_clock_1[10] ; assign \gpio_clock_1_shifted[10] = \gpio_clock_1[9] ; assign \gpio_clock_1_shifted[9] = \gpio_clock_1[8] ; assign \gpio_clock_1_shifted[8] = \gpio_clock_1[7] ; assign \gpio_clock_1_shifted[7] = \gpio_clock_1[6] ; assign \gpio_clock_1_shifted[6] = \gpio_clock_1[5] ; assign \gpio_clock_1_shifted[5] = \gpio_clock_1[4] ; assign \gpio_clock_1_shifted[4] = \gpio_clock_1[3] ; assign \gpio_clock_1_shifted[3] = \gpio_clock_1[2] ; assign \gpio_clock_1_shifted[2] = \gpio_clock_1[1] ; assign \gpio_clock_1_shifted[1] = \gpio_clock_1[0] ; assign \gpio_clock_2_shifted[12] = \gpio_clock_1_shifted[0] ; assign \gpio_clock_2_shifted[11] = \gpio_clock_2[12] ; assign \gpio_clock_2_shifted[10] = \gpio_clock_2[11] ; assign \gpio_clock_2_shifted[9] = \gpio_clock_2[10] ; assign \gpio_clock_2_shifted[8] = \gpio_clock_2[9] ; assign \gpio_clock_2_shifted[7] = \gpio_clock_2[8] ; assign \gpio_clock_2_shifted[6] = \gpio_clock_2[7] ; assign \gpio_clock_2_shifted[5] = \gpio_clock_2[6] ; assign \gpio_clock_2_shifted[4] = \gpio_clock_2[5] ; assign \gpio_clock_2_shifted[3] = \gpio_clock_2[4] ; assign \gpio_clock_2_shifted[2] = \gpio_clock_2[3] ; assign \gpio_clock_2_shifted[1] = \gpio_clock_2[2] ; assign \gpio_clock_2_shifted[0] = \gpio_clock_2[1] ; assign \user_io_in_3v3[26] = \mprj_io_in_3v3[26] ; assign \user_io_in_3v3[25] = \mprj_io_in_3v3[25] ; assign \user_io_in_3v3[24] = \mprj_io_in_3v3[24] ; assign \user_io_in_3v3[23] = \mprj_io_in_3v3[23] ; assign \user_io_in_3v3[22] = \mprj_io_in_3v3[22] ; assign \user_io_in_3v3[21] = \mprj_io_in_3v3[21] ; assign \user_io_in_3v3[20] = \mprj_io_in_3v3[20] ; assign \user_io_in_3v3[19] = \mprj_io_in_3v3[19] ; assign \user_io_in_3v3[18] = \mprj_io_in_3v3[18] ; assign \user_io_in_3v3[17] = \mprj_io_in_3v3[17] ; assign \user_io_in_3v3[16] = \mprj_io_in_3v3[16] ; assign \user_io_in_3v3[15] = \mprj_io_in_3v3[15] ; assign \user_io_in_3v3[14] = \mprj_io_in_3v3[14] ; assign \user_io_in_3v3[13] = \mprj_io_in_3v3[13] ; assign \user_io_in_3v3[12] = \mprj_io_in_3v3[12] ; assign \user_io_in_3v3[11] = \mprj_io_in_3v3[11] ; assign \user_io_in_3v3[10] = \mprj_io_in_3v3[10] ; assign \user_io_in_3v3[9] = \mprj_io_in_3v3[9] ; assign \user_io_in_3v3[8] = \mprj_io_in_3v3[8] ; assign \user_io_in_3v3[7] = \mprj_io_in_3v3[7] ; assign \user_io_in_3v3[6] = \mprj_io_in_3v3[6] ; assign \user_io_in_3v3[5] = \mprj_io_in_3v3[5] ; assign \user_io_in_3v3[4] = \mprj_io_in_3v3[4] ; assign \user_io_in_3v3[3] = \mprj_io_in_3v3[3] ; assign \user_io_in_3v3[2] = \mprj_io_in_3v3[2] ; assign \user_io_in_3v3[1] = \mprj_io_in_3v3[1] ; assign \user_io_in_3v3[0] = \mprj_io_in_3v3[0] ; assign \gpio_serial_link_1_shifted[13] = \gpio_serial_link_1[12] ; assign \gpio_serial_link_1_shifted[12] = \gpio_serial_link_1[11] ; assign \gpio_serial_link_1_shifted[11] = \gpio_serial_link_1[10] ; assign \gpio_serial_link_1_shifted[10] = \gpio_serial_link_1[9] ; assign \gpio_serial_link_1_shifted[9] = \gpio_serial_link_1[8] ; assign \gpio_serial_link_1_shifted[8] = \gpio_serial_link_1[7] ; assign \gpio_serial_link_1_shifted[7] = \gpio_serial_link_1[6] ; assign \gpio_serial_link_1_shifted[6] = \gpio_serial_link_1[5] ; assign \gpio_serial_link_1_shifted[5] = \gpio_serial_link_1[4] ; assign \gpio_serial_link_1_shifted[4] = \gpio_serial_link_1[3] ; assign \gpio_serial_link_1_shifted[3] = \gpio_serial_link_1[2] ; assign \gpio_serial_link_1_shifted[2] = \gpio_serial_link_1[1] ; assign \gpio_serial_link_1_shifted[1] = \gpio_serial_link_1[0] ; assign mprj_io_loader_data_2 = \gpio_serial_link_2_shifted[12] ; assign mprj_io_loader_data_1 = \gpio_serial_link_1_shifted[0] ; assign mprj_io_loader_strobe = \gpio_load_1_shifted[0] ; assign mprj_io_loader_clock = \gpio_clock_1_shifted[0] ; assign mprj_io_loader_resetn = \gpio_resetn_1_shifted[0] ; endmodule