diff --git a/verilog/rtl/chip_io.v b/verilog/rtl/chip_io.v
index 34b4c3e8..f5f80649 100644
--- a/verilog/rtl/chip_io.v
+++ b/verilog/rtl/chip_io.v
@@ -277,8 +277,8 @@ module chip_io(
 
     constant_block constant_value_inst [6:0] (
 	`ifdef USE_POWER_PINS
-	.vccd(vccd),
-	.vssd(vssd),
+		.vccd(vccd),
+		.vssd(vssd),
 	`endif // USE_POWER_PINS
 	.one(vccd_const_one),
 	.zero(vssd_const_zero)
diff --git a/verilog/rtl/chip_io_alt.v b/verilog/rtl/chip_io_alt.v
index ff58ff21..18350b2b 100644
--- a/verilog/rtl/chip_io_alt.v
+++ b/verilog/rtl/chip_io_alt.v
@@ -346,11 +346,11 @@ module chip_io_alt #(
 
 	constant_block constant_value_inst [6:0] (
 		`ifdef USE_POWER_PINS
-            .vccd(vccd),
-            .vssd(vssd),
+			.vccd(vccd),
+			.vssd(vssd),
 		`endif // USE_POWER_PINS
-            .one(vccd_const_one),
-            .zero(vssd_const_zero)
+		.one(vccd_const_one),
+		.zero(vssd_const_zero)
 	);
 
 	// Management clock input pad