diff --git a/docs/source/_static/die_pads.svg b/docs/source/_static/die_pads.svg old mode 100755 new mode 100644 index 4b6b9161..54e629ba --- a/docs/source/_static/die_pads.svg +++ b/docs/source/_static/die_pads.svg @@ -1,984 +1,380 @@ + id="supplement3" width="100%" height="100%" viewBox="-6 -6 1446 2022"> XCircuit Version 3.10 -File "caravel_datasheet.ps" Page 27 +File "caravel_datasheet.ps" Page 25 - -Bond plan - - -Bumps at 0.5mm spacing, 350um diameter - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -45 signal pins - - -14 unique power pins - - -4 redundant power pins - - - -59 pins - - -60 pad positions (6 x 10 array) - - -Unique power domains: - - -vddio - - -vdda - - -vccd - - -vdda1 - - -vccd1 - - -vdda2 - - -vccd2 - - -vssio - - -vssa - - -vssd - - -vssa1 - - -vssd1 - - -vssa2 - - -vssd2 - - - - -Combine these into one netand route to center bumps - - - -Total: 56 pins - - -A - - -B - - -C - - -D - - -E - - -F - - -1 - - -2 - - -3 - - -4 - - -5 - - -6 - - -7 - - -8 - - -9 - - -10 - - -flashio0 - - -gpio - - -flashio1 - - -flashclk - - -flashcsb - - -mprjio[0] - - -mprjio[1] - - -mprjio[2] - - -mprjio[37] - - -mprjio[36] - - -clock - - -resetb - - -vddio - - -vdda - - -vssa1 - - -vccd - - -vssa - - -mprjio[3] - - -mprjio[4] - - -mprjio[5] - - -mprjio[6] - - -mprjio[7] - - -mprjio[8] - - -mprjio[9] - - -mprjio[10] - - -mprjio[11] - - -mprjio[35] - - -mprjio[33] - - -mprjio[32] - - -mprjio[31] - - -mprjio[30] - - -mprjio[29] - - -mprjio[28] - - -mprjio[27] - - -mprjio[26] - - -mprjio[25] - - -mprjio[24] - - -mprjio[23] - - -mprjio[22] - - -mprjio[21] - - -mprjio[20] - - -mprjio[19] - - -mprjio[18] - - -mprjio[17] - - -mprjio[16] - - -mprjio[15] - - -mprjio[14] - - -mprjio[13] - - -mprjio[12] - - -vssd - - -vdda1 - - -vccd1 - - -vccd2 - - -vdda2 - - -vssa1 - - -vssd2 - - -vssa2 - - -vdda1 - - -vddio - - -vssio - - -vssio - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -Pinout - - - -A1 - - -A2 - - -A3 - - -A4 - - -A5 - - -A6 - - -A7 - - -A8 - - -A9 - - -A10 - - -B1 - - -B2 - - -B3 - - -B4 - - -B5 - - -B6 - - -B7 - - -B8 - - -B9 - - -B10 - - -C1 - - -C2 - - -C3 - - -C4 - - -C7 - - -C8 - - -C9 - - -C10 - - -D1 - - -D2 - - -D3 - - -D4 - - -D7 - - -D8 - - -D9 - - -D10 - - -E1 - - -E2 - - -E3 - - -E4 - - -E5 - - -E6 - - -E7 - - -E8 - - -E9 - - -E10 - - -F1 - - -F2 - - -F3 - - -F4 - - -F5 - - -F6 - - -F7 - - -F8 - - -F9 - - -F10 - - -mprj_io[23] - - -vccd2 - - -mprj_io[25] - - -mprj_io[26] - - -mprj_io[27] - - -mprj_io[28] - - -mprj_io[29] - - -mprj_io[30] - - -mprj_io[31] - - -mprj_io[32] - - -mprj_io[33] - - -mprj_io[34] - - -mprj_io[35] - - -mprj_io[36] - - -mprj_io[22] - - -mprj_io[21] - - -mprj_io[20] - - -mprj_io[19] - - -mprj_io[18] - - -mprj_io[17] - - -mprj_io[16] - - -mprj_io[15] - - -mprj_io[14] - - -mprj_io[13] - - -mprj_io[12] - - -mprj_io[11]/flash2 io1 - - -mprj_io[10]/flash2 io0 - - -mprj_io[9]/flash2 sck - - -mprj_io[8]/flash2 csb - - -mprj_io[7]/irq - - -mprj_io[6]/ser_tx - - -mprj_io[5]/ser_rx - - -mprj_io[4]/SCK - - -mprj_io[3]/CSB - - -mprj_io[2]/SDI - - -mprj_io[1]/SDO - - -mprj_io[0]/JTAG - - -vccd - - -vssa2 - - -vssd2 - - -resetb - - -mprj_io[24] - - -vssio/vssa/vssd - - -flash clk - - -clock - - -flash csb - - -vdda1 - - -vssa1 - - -flash io1 - - -flash io0 - - -vssd1 - - -gpio - - -vccd1 - - -vdda - - - -JTAG - - + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +3.2 x 5.3 mm, 62 pins (20, 20, 11, and 11) + + + + + + + + + + + + + + + +User project area + + + + + + + + +Management SoC + + +Storage + + +Debug + + SDO - + SDI - + CSB - + SCK - + ser_rx - + ser_tx - + irq - + flash2 csb - + flash2 sck - + flash2 io0 - + flash2 io1 - -NOTE: Viewed from top + + +These pins havea dedicated functionon startup, but canbe programmed toany use by the userfor the user project.All connections areto the FTDI chip andshould be jumperedto allow them to bedisconnected fromthe FTDI andavailable to the userif needed. Alternately,the FTDI pins can beprogrammed into aninput state (see theFDTI documentation). - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -mprjio[34] + + +These pins can beused for a userproject that has itsown flash memory.They can beaccessed with the"pass-thru" modeof the housekeepingSPI for flash(re)programming.The user mayrepurpose these forgeneral-purpose I/O. - - - - - - -vssd1 + +vddio - - - - - - - - - - -mprj_io[37] + +vddio - -vddio + +mprjio[36] - -C5 + +mprjio[35] - -C6 + +vccd - -D5 + +mprjio[34] - -D6 + +mprjio[33] - -vssio/vssa/vssd + +mprjio[32] - -vssio/vssa/vssd + +mprjio[31] - -vssio/vssa/vssd + +mprjio[30] - -vdda2 + +mprjio[29] + + +mprjio[28] + + +mprjio[27] + + +mprjio[26] + + +mprjio[25] + + +mprjio[24] + + +vccd2 + + +vdda2 + + +vssd2 + + +vssa2 + + +mprjio[37] + + +mprjio[23] + + +mprjio[22] + + +mprjio[21] + + +mprjio[20] + + +mprjio[19] + + +mprjio[18] + + +mprjio[17] + + +mprjio[16] + + +mprjio[15] + + +vssa1 + + +vssio + + +mprjio[0] + + +mprjio[1] + + +mprjio[2] + + +vssa1 + + +mprjio[3] + + +mprjio[4] + + +mprjio[5] + + +mprjio[6] + + +mprjio[7] + + +mprjio[8] + + +mprjio[9] + + +mprjio[10] + + +mprjio[11] + + +mprjio[14] + + +mprjio[13] + + +mprjio[12] + + +vdda1 + + +vccd1 + + +vssd1 + + +vdda1 + + +flashio0 + + +gpio + + +flashio1 + + +flashclk + + +flashcsb + + +clock + + +resetb + + +vdda + + +vssd + + +vssio + + +vssa + + + +flashio2 + + +flashio3 + + + +Where supportedby the managementSoC architecture. + + +SDO + + +SCK + + +CSB + + +SDI + + + +SPI masterfunction + + + +UARTfunction + + +irq2 + + + +Where supportedby the managementSoC architecture + + +trap + + + +CPU trap output,where supportedby the managementSoC architecture + + +coreclockmonitor + + +userclockmonitor + + + +Housekeeping