riscv
/
caravel
mirror of https://github.com/efabless/caravel.git
1
0
Fork 0
Code Issues Projects Releases Wiki Activity

removed old csv and log files

This commit is contained in:
Marwan Abbas 2022-10-26 14:40:30 +02:00
parent a24c7c9d6e
commit 1f17e7a03f
11 changed files with 48134 additions and 156653 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

54
mag/caravan.mag
View File

@ -72555,111 +72555,111 @@ use gpio_control_block gpio_control_in_2\[9\]
timestamp 1666126335 timestamp 1666126335
transform 1 0 7631 0 1 332200 transform 1 0 7631 0 1 332200
box 872 416 34000 13000 box 872 416 34000 13000
use gpio_defaults_block gpio_defaults_block_0 use gpio_defaults_block_1803 gpio_defaults_block_0
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 134000 transform -1 0 709467 0 1 134000
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_1 use gpio_defaults_block_1803 gpio_defaults_block_1
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 179200 transform -1 0 709467 0 1 179200
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_2 use gpio_defaults_block_0403 gpio_defaults_block_2
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 224200 transform -1 0 709467 0 1 224200
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_3 use gpio_defaults_block_0801 gpio_defaults_block_3
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 269400 transform -1 0 709467 0 1 269400
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_4 use gpio_defaults_block_0403 gpio_defaults_block_4
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 314400 transform -1 0 709467 0 1 314400
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_5 use gpio_defaults_block_0403 gpio_defaults_block_5
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 359400 transform -1 0 709467 0 1 359400
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_6 use gpio_defaults_block_0403 gpio_defaults_block_6
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 404600 transform -1 0 709467 0 1 404600
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_7 use gpio_defaults_block_0403 gpio_defaults_block_7
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 492800 transform -1 0 709467 0 1 492800
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_8 use gpio_defaults_block_0403 gpio_defaults_block_8
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 536800 transform -1 0 709467 0 1 536800
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_9 use gpio_defaults_block_0403 gpio_defaults_block_9
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 581800 transform -1 0 709467 0 1 581800
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_10 use gpio_defaults_block_0403 gpio_defaults_block_10
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 627000 transform -1 0 709467 0 1 627000
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_11 use gpio_defaults_block_0403 gpio_defaults_block_11
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 672000 transform -1 0 709467 0 1 672000
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_12 use gpio_defaults_block_0403 gpio_defaults_block_12
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 717200 transform -1 0 709467 0 1 717200
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_13 use gpio_defaults_block_0403 gpio_defaults_block_13
timestamp 1638587925 timestamp 1638587925
transform -1 0 709467 0 1 897800 transform -1 0 709467 0 1 897800
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_25 use gpio_defaults_block_0403 gpio_defaults_block_25
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 818400 transform 1 0 8367 0 1 818400
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_26 use gpio_defaults_block_0403 gpio_defaults_block_26
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 775200 transform 1 0 8367 0 1 775200
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_27 use gpio_defaults_block_0403 gpio_defaults_block_27
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 732000 transform 1 0 8367 0 1 732000
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_28 use gpio_defaults_block_0403 gpio_defaults_block_28
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 688800 transform 1 0 8367 0 1 688800
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_29 use gpio_defaults_block_0403 gpio_defaults_block_29
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 645600 transform 1 0 8367 0 1 645600
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_30 use gpio_defaults_block_0403 gpio_defaults_block_30
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 602400 transform 1 0 8367 0 1 602400
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_31 use gpio_defaults_block_0403 gpio_defaults_block_31
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 559200 transform 1 0 8367 0 1 559200
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_32 use gpio_defaults_block_0403 gpio_defaults_block_32
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 431600 transform 1 0 8367 0 1 431600
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_33 use gpio_defaults_block_0403 gpio_defaults_block_33
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 388400 transform 1 0 8367 0 1 388400
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_34 use gpio_defaults_block_0403 gpio_defaults_block_34
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 345200 transform 1 0 8367 0 1 345200
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_35 use gpio_defaults_block_0403 gpio_defaults_block_35
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 302000 transform 1 0 8367 0 1 302000
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_36 use gpio_defaults_block_0403 gpio_defaults_block_36
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 258800 transform 1 0 8367 0 1 258800
box -38 0 6018 2224 box -38 0 6018 2224
use gpio_defaults_block gpio_defaults_block_37 use gpio_defaults_block_0403 gpio_defaults_block_37
timestamp 1638587925 timestamp 1638587925
transform 1 0 8367 0 1 215600 transform 1 0 8367 0 1 215600
box -38 0 6018 2224 box -38 0 6018 2224

33536
signoff/caravel/caravel_timing_fast.log
View File

File diff suppressed because it is too large Load Diff

46255
signoff/caravel/caravel_timing_slow.log
View File

File diff suppressed because it is too large Load Diff

45704
signoff/caravel/caravel_timing_typ.log
View File

File diff suppressed because it is too large Load Diff

2
signoff/caravel_clocking/final_summary_report.csv
View File

@ -1,2 +0,0 @@
,design,design_name,config,flow_status,total_runtime,routed_runtime,(Cell/mm^2)/Core_Util,DIEAREA_mm^2,CellPer_mm^2,OpenDP_Util,Peak_Memory_Usage_MB,cell_count,tritonRoute_violations,Short_violations,MetSpc_violations,OffGrid_violations,MinHole_violations,Other_violations,Magic_violations,antenna_violations,lvs_total_errors,cvc_total_errors,klayout_violations,wire_length,vias,wns,pl_wns,optimized_wns,fastroute_wns,spef_wns,tns,pl_tns,optimized_tns,fastroute_tns,spef_tns,HPWL,routing_layer1_pct,routing_layer2_pct,routing_layer3_pct,routing_layer4_pct,routing_layer5_pct,routing_layer6_pct,wires_count,wire_bits,public_wires_count,public_wire_bits,memories_count,memory_bits,processes_count,cells_pre_abc,AND,DFF,NAND,NOR,OR,XOR,XNOR,MUX,inputs,outputs,level,EndCaps,TapCells,Diodes,Total_Physical_Cells,suggested_clock_frequency,suggested_clock_period,CLOCK_PERIOD,SYNTH_STRATEGY,SYNTH_MAX_FANOUT,FP_CORE_UTIL,FP_ASPECT_RATIO,FP_PDN_VPITCH,FP_PDN_HPITCH,PL_TARGET_DENSITY,GLB_RT_ADJUSTMENT,STD_CELL_LIBRARY,CELL_PAD,DIODE_INSERTION_STRATEGY
0,/home/ma/ef/caravel_openframe/openlane/caravel_clocking,caravel_clocking,caravel_clocking,flow completed,0h1m28s0ms,0h1m19s0ms,93000.0,0.006,46500.0,73.79,689.33,279,0,0,0,0,0,0,0,0,0,0,-1,6041,2106,0.0,0.0,-1,-0.11,-1,0.0,0.0,-1,-0.37,-1,3401586.0,0.0,36.83,19.27,0.36,0.0,0.0,212,262,67,117,0,0,0,210,0,3,4,17,12,16,12,41,79,86,5,40,165,0,205,90.9090909090909,11.0,10.0,DELAY 0,5,50,1,15.5,16.9,0.74,0,sky130_fd_sc_hd,0,4
1 design design_name config flow_status total_runtime routed_runtime (Cell/mm^2)/Core_Util DIEAREA_mm^2 CellPer_mm^2 OpenDP_Util Peak_Memory_Usage_MB cell_count tritonRoute_violations Short_violations MetSpc_violations OffGrid_violations MinHole_violations Other_violations Magic_violations antenna_violations lvs_total_errors cvc_total_errors klayout_violations wire_length vias wns pl_wns optimized_wns fastroute_wns spef_wns tns pl_tns optimized_tns fastroute_tns spef_tns HPWL routing_layer1_pct routing_layer2_pct routing_layer3_pct routing_layer4_pct routing_layer5_pct routing_layer6_pct wires_count wire_bits public_wires_count public_wire_bits memories_count memory_bits processes_count cells_pre_abc AND DFF NAND NOR OR XOR XNOR MUX inputs outputs level EndCaps TapCells Diodes Total_Physical_Cells suggested_clock_frequency suggested_clock_period CLOCK_PERIOD SYNTH_STRATEGY SYNTH_MAX_FANOUT FP_CORE_UTIL FP_ASPECT_RATIO FP_PDN_VPITCH FP_PDN_HPITCH PL_TARGET_DENSITY GLB_RT_ADJUSTMENT STD_CELL_LIBRARY CELL_PAD DIODE_INSERTION_STRATEGY
2 0 /home/ma/ef/caravel_openframe/openlane/caravel_clocking caravel_clocking caravel_clocking flow completed 0h1m28s0ms 0h1m19s0ms 93000.0 0.006 46500.0 73.79 689.33 279 0 0 0 0 0 0 0 0 0 0 -1 6041 2106 0.0 0.0 -1 -0.11 -1 0.0 0.0 -1 -0.37 -1 3401586.0 0.0 36.83 19.27 0.36 0.0 0.0 212 262 67 117 0 0 0 210 0 3 4 17 12 16 12 41 79 86 5 40 165 0 205 90.9090909090909 11.0 10.0 DELAY 0 5 50 1 15.5 16.9 0.74 0 sky130_fd_sc_hd 0 4

2
signoff/digital_pll/final_summary_report.csv
View File

@ -1,2 +0,0 @@
,design,design_name,config,flow_status,total_runtime,routed_runtime,(Cell/mm^2)/Core_Util,DIEAREA_mm^2,CellPer_mm^2,OpenDP_Util,Peak_Memory_Usage_MB,cell_count,tritonRoute_violations,Short_violations,MetSpc_violations,OffGrid_violations,MinHole_violations,Other_violations,Magic_violations,antenna_violations,lvs_total_errors,cvc_total_errors,klayout_violations,wire_length,vias,wns,pl_wns,optimized_wns,fastroute_wns,spef_wns,tns,pl_tns,optimized_tns,fastroute_tns,spef_tns,HPWL,routing_layer1_pct,routing_layer2_pct,routing_layer3_pct,routing_layer4_pct,routing_layer5_pct,routing_layer6_pct,wires_count,wire_bits,public_wires_count,public_wire_bits,memories_count,memory_bits,processes_count,cells_pre_abc,AND,DFF,NAND,NOR,OR,XOR,XNOR,MUX,inputs,outputs,level,EndCaps,TapCells,Diodes,Total_Physical_Cells,suggested_clock_frequency,suggested_clock_period,CLOCK_PERIOD,SYNTH_STRATEGY,SYNTH_MAX_FANOUT,FP_CORE_UTIL,FP_ASPECT_RATIO,FP_PDN_VPITCH,FP_PDN_HPITCH,PL_TARGET_DENSITY,GLB_RT_ADJUSTMENT,STD_CELL_LIBRARY,CELL_PAD,DIODE_INSERTION_STRATEGY
0,/home/ma/ef/caravel_openframe/openlane/digital_pll,digital_pll,digital_pll,flow completed,0h0m56s0ms,0h0m47s0ms,110933.33333333334,0.005625,55466.66666666667,81.42,551.6,312,0,0,0,0,0,0,0,0,0,0,-1,5632,2218,0.0,0.0,-1,0.0,-1,0.0,0.0,-1,0.0,-1,3849516.0,0.0,32.42,24.29,0.0,0.0,0.0,613,808,120,303,0,0,0,646,4,3,17,11,331,19,12,27,31,72,20,46,50,0,96,90.9090909090909,11.0,10.0,AREA 0,6,50,1,40,40,0.82,0,sky130_fd_sc_hd,0,4
1 design design_name config flow_status total_runtime routed_runtime (Cell/mm^2)/Core_Util DIEAREA_mm^2 CellPer_mm^2 OpenDP_Util Peak_Memory_Usage_MB cell_count tritonRoute_violations Short_violations MetSpc_violations OffGrid_violations MinHole_violations Other_violations Magic_violations antenna_violations lvs_total_errors cvc_total_errors klayout_violations wire_length vias wns pl_wns optimized_wns fastroute_wns spef_wns tns pl_tns optimized_tns fastroute_tns spef_tns HPWL routing_layer1_pct routing_layer2_pct routing_layer3_pct routing_layer4_pct routing_layer5_pct routing_layer6_pct wires_count wire_bits public_wires_count public_wire_bits memories_count memory_bits processes_count cells_pre_abc AND DFF NAND NOR OR XOR XNOR MUX inputs outputs level EndCaps TapCells Diodes Total_Physical_Cells suggested_clock_frequency suggested_clock_period CLOCK_PERIOD SYNTH_STRATEGY SYNTH_MAX_FANOUT FP_CORE_UTIL FP_ASPECT_RATIO FP_PDN_VPITCH FP_PDN_HPITCH PL_TARGET_DENSITY GLB_RT_ADJUSTMENT STD_CELL_LIBRARY CELL_PAD DIODE_INSERTION_STRATEGY
2 0 /home/ma/ef/caravel_openframe/openlane/digital_pll digital_pll digital_pll flow completed 0h0m56s0ms 0h0m47s0ms 110933.33333333334 0.005625 55466.66666666667 81.42 551.6 312 0 0 0 0 0 0 0 0 0 0 -1 5632 2218 0.0 0.0 -1 0.0 -1 0.0 0.0 -1 0.0 -1 3849516.0 0.0 32.42 24.29 0.0 0.0 0.0 613 808 120 303 0 0 0 646 4 3 17 11 331 19 12 27 31 72 20 46 50 0 96 90.9090909090909 11.0 10.0 AREA 0 6 50 1 40 40 0.82 0 sky130_fd_sc_hd 0 4

2
signoff/gpio_control_block/final_summary_report.csv
View File

@ -1,2 +0,0 @@
,design,design_name,config,flow_status,total_runtime,routed_runtime,(Cell/mm^2)/Core_Util,DIEAREA_mm^2,CellPer_mm^2,OpenDP_Util,Peak_Memory_Usage_MB,cell_count,tritonRoute_violations,Short_violations,MetSpc_violations,OffGrid_violations,MinHole_violations,Other_violations,Magic_violations,antenna_violations,lvs_total_errors,cvc_total_errors,klayout_violations,wire_length,vias,wns,pl_wns,optimized_wns,fastroute_wns,spef_wns,tns,pl_tns,optimized_tns,fastroute_tns,spef_tns,HPWL,routing_layer1_pct,routing_layer2_pct,routing_layer3_pct,routing_layer4_pct,routing_layer5_pct,routing_layer6_pct,wires_count,wire_bits,public_wires_count,public_wire_bits,memories_count,memory_bits,processes_count,cells_pre_abc,AND,DFF,NAND,NOR,OR,XOR,XNOR,MUX,inputs,outputs,level,EndCaps,TapCells,Diodes,Total_Physical_Cells,suggested_clock_frequency,suggested_clock_period,CLOCK_PERIOD,SYNTH_STRATEGY,SYNTH_MAX_FANOUT,FP_CORE_UTIL,FP_ASPECT_RATIO,FP_PDN_VPITCH,FP_PDN_HPITCH,PL_TARGET_DENSITY,GLB_RT_ADJUSTMENT,STD_CELL_LIBRARY,CELL_PAD,DIODE_INSERTION_STRATEGY
0,/home/marwan/work/caravel_user_project/caravel/openlane/gpio_control_block,gpio_control_block,gpio_control_block,flow completed,0h1m34s0ms,0h1m22s0ms,-2.0,0.01105,-1,69.84,500.38,-1,0,0,0,0,0,0,0,0,0,-1,-1,4224,991,0.0,0.0,-1,0.0,0.0,0.0,0.0,-1,0.0,0.0,4147542.0,0.0,11.38,14.38,15.24,-1,13.41,57,85,50,78,0,0,0,42,2,13,13,0,13,0,0,4,29,44,4,38,28,0,66,20.0,50.0,50,DELAY 0,5,50,1,25,16.9,0.7,0.05,sky130_fd_sc_hd,0,4
1 design design_name config flow_status total_runtime routed_runtime (Cell/mm^2)/Core_Util DIEAREA_mm^2 CellPer_mm^2 OpenDP_Util Peak_Memory_Usage_MB cell_count tritonRoute_violations Short_violations MetSpc_violations OffGrid_violations MinHole_violations Other_violations Magic_violations antenna_violations lvs_total_errors cvc_total_errors klayout_violations wire_length vias wns pl_wns optimized_wns fastroute_wns spef_wns tns pl_tns optimized_tns fastroute_tns spef_tns HPWL routing_layer1_pct routing_layer2_pct routing_layer3_pct routing_layer4_pct routing_layer5_pct routing_layer6_pct wires_count wire_bits public_wires_count public_wire_bits memories_count memory_bits processes_count cells_pre_abc AND DFF NAND NOR OR XOR XNOR MUX inputs outputs level EndCaps TapCells Diodes Total_Physical_Cells suggested_clock_frequency suggested_clock_period CLOCK_PERIOD SYNTH_STRATEGY SYNTH_MAX_FANOUT FP_CORE_UTIL FP_ASPECT_RATIO FP_PDN_VPITCH FP_PDN_HPITCH PL_TARGET_DENSITY GLB_RT_ADJUSTMENT STD_CELL_LIBRARY CELL_PAD DIODE_INSERTION_STRATEGY
2 0 /home/marwan/work/caravel_user_project/caravel/openlane/gpio_control_block gpio_control_block gpio_control_block flow completed 0h1m34s0ms 0h1m22s0ms -2.0 0.01105 -1 69.84 500.38 -1 0 0 0 0 0 0 0 0 0 -1 -1 4224 991 0.0 0.0 -1 0.0 0.0 0.0 0.0 -1 0.0 0.0 4147542.0 0.0 11.38 14.38 15.24 -1 13.41 57 85 50 78 0 0 0 42 2 13 13 0 13 0 0 4 29 44 4 38 28 0 66 20.0 50.0 50 DELAY 0 5 50 1 25 16.9 0.7 0.05 sky130_fd_sc_hd 0 4

2
signoff/housekeeping/final_summary_report.csv
View File

@ -1,2 +0,0 @@
design,design_name,config,flow_status,total_runtime,routed_runtime,(Cell/mm^2)/Core_Util,DIEAREA_mm^2,CellPer_mm^2,OpenDP_Util,Peak_Memory_Usage_MB,cell_count,tritonRoute_violations,Short_violations,MetSpc_violations,OffGrid_violations,MinHole_violations,Other_violations,Magic_violations,antenna_violations,lvs_total_errors,cvc_total_errors,klayout_violations,wire_length,vias,wns,pl_wns,optimized_wns,fastroute_wns,spef_wns,tns,pl_tns,optimized_tns,fastroute_tns,spef_tns,HPWL,routing_layer1_pct,routing_layer2_pct,routing_layer3_pct,routing_layer4_pct,routing_layer5_pct,routing_layer6_pct,wires_count,wire_bits,public_wires_count,public_wire_bits,memories_count,memory_bits,processes_count,cells_pre_abc,AND,DFF,NAND,NOR,OR,XOR,XNOR,MUX,inputs,outputs,level,EndCaps,TapCells,Diodes,Total_Physical_Cells,CoreArea_um^2,power_slowest_internal_uW,power_slowest_switching_uW,power_slowest_leakage_uW,power_typical_internal_uW,power_typical_switching_uW,power_typical_leakage_uW,power_fastest_internal_uW,power_fastest_switching_uW,power_fastest_leakage_uW,critical_path_ns,suggested_clock_period,suggested_clock_frequency,CLOCK_PERIOD,SYNTH_STRATEGY,SYNTH_MAX_FANOUT,FP_CORE_UTIL,FP_ASPECT_RATIO,FP_PDN_VPITCH,FP_PDN_HPITCH,PL_TARGET_DENSITY,GRT_ADJUSTMENT,STD_CELL_LIBRARY,DIODE_INSERTION_STRATEGY
/openlane/designs/housekeeping,housekeeping,CARAVEL_3,flow completed,0h27m39s0ms,0h9m48s0ms,-2.0,0.20397821850000003,-1,27.46,1920.61,-1,0,0,0,0,0,0,0,-1,-1,-1,-1,537830,74553,0.0,-0.06,0.0,0.0,0.0,0.0,-0.06,0.0,0.0,0.0,335718259.0,0.0,59.79,79.59,27.73,54.13,10.77,8363,9422,189,1195,0,0,0,9086,156,1,144,323,4521,44,5,170,942,889,20,388,2646,0,3034,189331.584,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,10.0,100.0,10.0,AREA 0,20,50,1,153.6,153.18,0.28,0.3,sky130_fd_sc_hd,3
1 design design_name config flow_status total_runtime routed_runtime (Cell/mm^2)/Core_Util DIEAREA_mm^2 CellPer_mm^2 OpenDP_Util Peak_Memory_Usage_MB cell_count tritonRoute_violations Short_violations MetSpc_violations OffGrid_violations MinHole_violations Other_violations Magic_violations antenna_violations lvs_total_errors cvc_total_errors klayout_violations wire_length vias wns pl_wns optimized_wns fastroute_wns spef_wns tns pl_tns optimized_tns fastroute_tns spef_tns HPWL routing_layer1_pct routing_layer2_pct routing_layer3_pct routing_layer4_pct routing_layer5_pct routing_layer6_pct wires_count wire_bits public_wires_count public_wire_bits memories_count memory_bits processes_count cells_pre_abc AND DFF NAND NOR OR XOR XNOR MUX inputs outputs level EndCaps TapCells Diodes Total_Physical_Cells CoreArea_um^2 power_slowest_internal_uW power_slowest_switching_uW power_slowest_leakage_uW power_typical_internal_uW power_typical_switching_uW power_typical_leakage_uW power_fastest_internal_uW power_fastest_switching_uW power_fastest_leakage_uW critical_path_ns suggested_clock_period suggested_clock_frequency CLOCK_PERIOD SYNTH_STRATEGY SYNTH_MAX_FANOUT FP_CORE_UTIL FP_ASPECT_RATIO FP_PDN_VPITCH FP_PDN_HPITCH PL_TARGET_DENSITY GRT_ADJUSTMENT STD_CELL_LIBRARY DIODE_INSERTION_STRATEGY
2 /openlane/designs/housekeeping housekeeping CARAVEL_3 flow completed 0h27m39s0ms 0h9m48s0ms -2.0 0.20397821850000003 -1 27.46 1920.61 -1 0 0 0 0 0 0 0 -1 -1 -1 -1 537830 74553 0.0 -0.06 0.0 0.0 0.0 0.0 -0.06 0.0 0.0 0.0 335718259.0 0.0 59.79 79.59 27.73 54.13 10.77 8363 9422 189 1195 0 0 0 9086 156 1 144 323 4521 44 5 170 942 889 20 388 2646 0 3034 189331.584 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 10.0 100.0 10.0 AREA 0 20 50 1 153.6 153.18 0.28 0.3 sky130_fd_sc_hd 3

2
signoff/mgmt_protect/final_summary_report.csv
View File

@ -1,2 +0,0 @@
design,design_name,config,flow_status,total_runtime,routed_runtime,(Cell/mm^2)/Core_Util,DIEAREA_mm^2,CellPer_mm^2,OpenDP_Util,Peak_Memory_Usage_MB,cell_count,tritonRoute_violations,Short_violations,MetSpc_violations,OffGrid_violations,MinHole_violations,Other_violations,Magic_violations,antenna_violations,lvs_total_errors,cvc_total_errors,klayout_violations,wire_length,vias,wns,pl_wns,optimized_wns,fastroute_wns,spef_wns,tns,pl_tns,optimized_tns,fastroute_tns,spef_tns,HPWL,routing_layer1_pct,routing_layer2_pct,routing_layer3_pct,routing_layer4_pct,routing_layer5_pct,routing_layer6_pct,wires_count,wire_bits,public_wires_count,public_wire_bits,memories_count,memory_bits,processes_count,cells_pre_abc,AND,DFF,NAND,NOR,OR,XOR,XNOR,MUX,inputs,outputs,level,EndCaps,TapCells,Diodes,Total_Physical_Cells,CoreArea_um^2,power_slowest_internal_uW,power_slowest_switching_uW,power_slowest_leakage_uW,power_typical_internal_uW,power_typical_switching_uW,power_typical_leakage_uW,power_fastest_internal_uW,power_fastest_switching_uW,power_fastest_leakage_uW,critical_path_ns,suggested_clock_period,suggested_clock_frequency,CLOCK_PERIOD,SYNTH_STRATEGY,SYNTH_MAX_FANOUT,FP_CORE_UTIL,FP_ASPECT_RATIO,FP_PDN_VPITCH,FP_PDN_HPITCH,PL_TARGET_DENSITY,GRT_ADJUSTMENT,STD_CELL_LIBRARY,DIODE_INSERTION_STRATEGY
/openlane/designs/mgmt_protect,mgmt_protect,RUN_3,flow completed,0h7m19s0ms,0h1m55s0ms,-2.0,0.304,-1,3.25,1261.57,-1,0,0,0,0,0,0,9,-1,-1,-1,-1,783964,29113,-1.28,-2.11,0.0,0.0,0.0,-42.18,-104.65,0.0,0.0,0.0,747220322.0,0.0,67.42,17.31,45.23,3.7,-1,176,2014,48,1886,0,0,0,921,333,0,0,0,0,0,0,0,1088,626,2,194,4006,0,4200,277421.0688,-1,-1,-1,-1,-1,-1,-1,-1,-1,-1,8.0,125.0,8,AREA 0,10,50,1,472.190,36.720,0.11,0.05,sky130_fd_sc_hd,4
1 design design_name config flow_status total_runtime routed_runtime (Cell/mm^2)/Core_Util DIEAREA_mm^2 CellPer_mm^2 OpenDP_Util Peak_Memory_Usage_MB cell_count tritonRoute_violations Short_violations MetSpc_violations OffGrid_violations MinHole_violations Other_violations Magic_violations antenna_violations lvs_total_errors cvc_total_errors klayout_violations wire_length vias wns pl_wns optimized_wns fastroute_wns spef_wns tns pl_tns optimized_tns fastroute_tns spef_tns HPWL routing_layer1_pct routing_layer2_pct routing_layer3_pct routing_layer4_pct routing_layer5_pct routing_layer6_pct wires_count wire_bits public_wires_count public_wire_bits memories_count memory_bits processes_count cells_pre_abc AND DFF NAND NOR OR XOR XNOR MUX inputs outputs level EndCaps TapCells Diodes Total_Physical_Cells CoreArea_um^2 power_slowest_internal_uW power_slowest_switching_uW power_slowest_leakage_uW power_typical_internal_uW power_typical_switching_uW power_typical_leakage_uW power_fastest_internal_uW power_fastest_switching_uW power_fastest_leakage_uW critical_path_ns suggested_clock_period suggested_clock_frequency CLOCK_PERIOD SYNTH_STRATEGY SYNTH_MAX_FANOUT FP_CORE_UTIL FP_ASPECT_RATIO FP_PDN_VPITCH FP_PDN_HPITCH PL_TARGET_DENSITY GRT_ADJUSTMENT STD_CELL_LIBRARY DIODE_INSERTION_STRATEGY
2 /openlane/designs/mgmt_protect mgmt_protect RUN_3 flow completed 0h7m19s0ms 0h1m55s0ms -2.0 0.304 -1 3.25 1261.57 -1 0 0 0 0 0 0 9 -1 -1 -1 -1 783964 29113 -1.28 -2.11 0.0 0.0 0.0 -42.18 -104.65 0.0 0.0 0.0 747220322.0 0.0 67.42 17.31 45.23 3.7 -1 176 2014 48 1886 0 0 0 921 333 0 0 0 0 0 0 0 1088 626 2 194 4006 0 4200 277421.0688 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 8.0 125.0 8 AREA 0 10 50 1 472.190 36.720 0.11 0.05 sky130_fd_sc_hd 4

79174
spi/lvs/caravan.spice
View File

File diff suppressed because it is too large Load Diff

54
verilog/gl/caravan.v
View File

@ -3944,137 +3944,137 @@ module caravan(vddio, vddio_2, vssio, vssio_2, vdda, vssa, vccd, vssd, vdda1, vd
.vssd1(vssd1_core), .vssd1(vssd1_core),
.zero() .zero()
); );
gpio_defaults_block gpio_defaults_block_0 ( gpio_defaults_block_1803 gpio_defaults_block_0 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[12] , \gpio_defaults[11] , \gpio_defaults[10] , \gpio_defaults[9] , \gpio_defaults[8] , \gpio_defaults[7] , \gpio_defaults[6] , \gpio_defaults[5] , \gpio_defaults[4] , \gpio_defaults[3] , \gpio_defaults[2] , \gpio_defaults[1] , \gpio_defaults[0] }) .gpio_defaults({ \gpio_defaults[12] , \gpio_defaults[11] , \gpio_defaults[10] , \gpio_defaults[9] , \gpio_defaults[8] , \gpio_defaults[7] , \gpio_defaults[6] , \gpio_defaults[5] , \gpio_defaults[4] , \gpio_defaults[3] , \gpio_defaults[2] , \gpio_defaults[1] , \gpio_defaults[0] })
); );
gpio_defaults_block gpio_defaults_block_1 ( gpio_defaults_block_1803 gpio_defaults_block_1 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[25] , \gpio_defaults[24] , \gpio_defaults[23] , \gpio_defaults[22] , \gpio_defaults[21] , \gpio_defaults[20] , \gpio_defaults[19] , \gpio_defaults[18] , \gpio_defaults[17] , \gpio_defaults[16] , \gpio_defaults[15] , \gpio_defaults[14] , \gpio_defaults[13] }) .gpio_defaults({ \gpio_defaults[25] , \gpio_defaults[24] , \gpio_defaults[23] , \gpio_defaults[22] , \gpio_defaults[21] , \gpio_defaults[20] , \gpio_defaults[19] , \gpio_defaults[18] , \gpio_defaults[17] , \gpio_defaults[16] , \gpio_defaults[15] , \gpio_defaults[14] , \gpio_defaults[13] })
); );
gpio_defaults_block gpio_defaults_block_10 ( gpio_defaults_block_0403 gpio_defaults_block_10 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[142] , \gpio_defaults[141] , \gpio_defaults[140] , \gpio_defaults[139] , \gpio_defaults[138] , \gpio_defaults[137] , \gpio_defaults[136] , \gpio_defaults[135] , \gpio_defaults[134] , \gpio_defaults[133] , \gpio_defaults[132] , \gpio_defaults[131] , \gpio_defaults[130] }) .gpio_defaults({ \gpio_defaults[142] , \gpio_defaults[141] , \gpio_defaults[140] , \gpio_defaults[139] , \gpio_defaults[138] , \gpio_defaults[137] , \gpio_defaults[136] , \gpio_defaults[135] , \gpio_defaults[134] , \gpio_defaults[133] , \gpio_defaults[132] , \gpio_defaults[131] , \gpio_defaults[130] })
); );
gpio_defaults_block gpio_defaults_block_11 ( gpio_defaults_block_0403 gpio_defaults_block_11 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[155] , \gpio_defaults[154] , \gpio_defaults[153] , \gpio_defaults[152] , \gpio_defaults[151] , \gpio_defaults[150] , \gpio_defaults[149] , \gpio_defaults[148] , \gpio_defaults[147] , \gpio_defaults[146] , \gpio_defaults[145] , \gpio_defaults[144] , \gpio_defaults[143] }) .gpio_defaults({ \gpio_defaults[155] , \gpio_defaults[154] , \gpio_defaults[153] , \gpio_defaults[152] , \gpio_defaults[151] , \gpio_defaults[150] , \gpio_defaults[149] , \gpio_defaults[148] , \gpio_defaults[147] , \gpio_defaults[146] , \gpio_defaults[145] , \gpio_defaults[144] , \gpio_defaults[143] })
); );
gpio_defaults_block gpio_defaults_block_12 ( gpio_defaults_block_0403 gpio_defaults_block_12 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[168] , \gpio_defaults[167] , \gpio_defaults[166] , \gpio_defaults[165] , \gpio_defaults[164] , \gpio_defaults[163] , \gpio_defaults[162] , \gpio_defaults[161] , \gpio_defaults[160] , \gpio_defaults[159] , \gpio_defaults[158] , \gpio_defaults[157] , \gpio_defaults[156] }) .gpio_defaults({ \gpio_defaults[168] , \gpio_defaults[167] , \gpio_defaults[166] , \gpio_defaults[165] , \gpio_defaults[164] , \gpio_defaults[163] , \gpio_defaults[162] , \gpio_defaults[161] , \gpio_defaults[160] , \gpio_defaults[159] , \gpio_defaults[158] , \gpio_defaults[157] , \gpio_defaults[156] })
); );
gpio_defaults_block gpio_defaults_block_13 ( gpio_defaults_block_0403 gpio_defaults_block_13 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[181] , \gpio_defaults[180] , \gpio_defaults[179] , \gpio_defaults[178] , \gpio_defaults[177] , \gpio_defaults[176] , \gpio_defaults[175] , \gpio_defaults[174] , \gpio_defaults[173] , \gpio_defaults[172] , \gpio_defaults[171] , \gpio_defaults[170] , \gpio_defaults[169] }) .gpio_defaults({ \gpio_defaults[181] , \gpio_defaults[180] , \gpio_defaults[179] , \gpio_defaults[178] , \gpio_defaults[177] , \gpio_defaults[176] , \gpio_defaults[175] , \gpio_defaults[174] , \gpio_defaults[173] , \gpio_defaults[172] , \gpio_defaults[171] , \gpio_defaults[170] , \gpio_defaults[169] })
); );
gpio_defaults_block gpio_defaults_block_2 ( gpio_defaults_block_0403 gpio_defaults_block_2 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[38] , \gpio_defaults[37] , \gpio_defaults[36] , \gpio_defaults[35] , \gpio_defaults[34] , \gpio_defaults[33] , \gpio_defaults[32] , \gpio_defaults[31] , \gpio_defaults[30] , \gpio_defaults[29] , \gpio_defaults[28] , \gpio_defaults[27] , \gpio_defaults[26] }) .gpio_defaults({ \gpio_defaults[38] , \gpio_defaults[37] , \gpio_defaults[36] , \gpio_defaults[35] , \gpio_defaults[34] , \gpio_defaults[33] , \gpio_defaults[32] , \gpio_defaults[31] , \gpio_defaults[30] , \gpio_defaults[29] , \gpio_defaults[28] , \gpio_defaults[27] , \gpio_defaults[26] })
); );
gpio_defaults_block gpio_defaults_block_25 ( gpio_defaults_block_0403 gpio_defaults_block_25 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[194] , \gpio_defaults[193] , \gpio_defaults[192] , \gpio_defaults[191] , \gpio_defaults[190] , \gpio_defaults[189] , \gpio_defaults[188] , \gpio_defaults[187] , \gpio_defaults[186] , \gpio_defaults[185] , \gpio_defaults[184] , \gpio_defaults[183] , \gpio_defaults[182] }) .gpio_defaults({ \gpio_defaults[194] , \gpio_defaults[193] , \gpio_defaults[192] , \gpio_defaults[191] , \gpio_defaults[190] , \gpio_defaults[189] , \gpio_defaults[188] , \gpio_defaults[187] , \gpio_defaults[186] , \gpio_defaults[185] , \gpio_defaults[184] , \gpio_defaults[183] , \gpio_defaults[182] })
); );
gpio_defaults_block gpio_defaults_block_26 ( gpio_defaults_block_0403 gpio_defaults_block_26 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[207] , \gpio_defaults[206] , \gpio_defaults[205] , \gpio_defaults[204] , \gpio_defaults[203] , \gpio_defaults[202] , \gpio_defaults[201] , \gpio_defaults[200] , \gpio_defaults[199] , \gpio_defaults[198] , \gpio_defaults[197] , \gpio_defaults[196] , \gpio_defaults[195] }) .gpio_defaults({ \gpio_defaults[207] , \gpio_defaults[206] , \gpio_defaults[205] , \gpio_defaults[204] , \gpio_defaults[203] , \gpio_defaults[202] , \gpio_defaults[201] , \gpio_defaults[200] , \gpio_defaults[199] , \gpio_defaults[198] , \gpio_defaults[197] , \gpio_defaults[196] , \gpio_defaults[195] })
); );
gpio_defaults_block gpio_defaults_block_27 ( gpio_defaults_block_0403 gpio_defaults_block_27 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[220] , \gpio_defaults[219] , \gpio_defaults[218] , \gpio_defaults[217] , \gpio_defaults[216] , \gpio_defaults[215] , \gpio_defaults[214] , \gpio_defaults[213] , \gpio_defaults[212] , \gpio_defaults[211] , \gpio_defaults[210] , \gpio_defaults[209] , \gpio_defaults[208] }) .gpio_defaults({ \gpio_defaults[220] , \gpio_defaults[219] , \gpio_defaults[218] , \gpio_defaults[217] , \gpio_defaults[216] , \gpio_defaults[215] , \gpio_defaults[214] , \gpio_defaults[213] , \gpio_defaults[212] , \gpio_defaults[211] , \gpio_defaults[210] , \gpio_defaults[209] , \gpio_defaults[208] })
); );
gpio_defaults_block gpio_defaults_block_28 ( gpio_defaults_block_0403 gpio_defaults_block_28 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[233] , \gpio_defaults[232] , \gpio_defaults[231] , \gpio_defaults[230] , \gpio_defaults[229] , \gpio_defaults[228] , \gpio_defaults[227] , \gpio_defaults[226] , \gpio_defaults[225] , \gpio_defaults[224] , \gpio_defaults[223] , \gpio_defaults[222] , \gpio_defaults[221] }) .gpio_defaults({ \gpio_defaults[233] , \gpio_defaults[232] , \gpio_defaults[231] , \gpio_defaults[230] , \gpio_defaults[229] , \gpio_defaults[228] , \gpio_defaults[227] , \gpio_defaults[226] , \gpio_defaults[225] , \gpio_defaults[224] , \gpio_defaults[223] , \gpio_defaults[222] , \gpio_defaults[221] })
); );
gpio_defaults_block gpio_defaults_block_29 ( gpio_defaults_block_0403 gpio_defaults_block_29 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[246] , \gpio_defaults[245] , \gpio_defaults[244] , \gpio_defaults[243] , \gpio_defaults[242] , \gpio_defaults[241] , \gpio_defaults[240] , \gpio_defaults[239] , \gpio_defaults[238] , \gpio_defaults[237] , \gpio_defaults[236] , \gpio_defaults[235] , \gpio_defaults[234] }) .gpio_defaults({ \gpio_defaults[246] , \gpio_defaults[245] , \gpio_defaults[244] , \gpio_defaults[243] , \gpio_defaults[242] , \gpio_defaults[241] , \gpio_defaults[240] , \gpio_defaults[239] , \gpio_defaults[238] , \gpio_defaults[237] , \gpio_defaults[236] , \gpio_defaults[235] , \gpio_defaults[234] })
); );
gpio_defaults_block gpio_defaults_block_3 ( gpio_defaults_block_0801 gpio_defaults_block_3 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[51] , \gpio_defaults[50] , \gpio_defaults[49] , \gpio_defaults[48] , \gpio_defaults[47] , \gpio_defaults[46] , \gpio_defaults[45] , \gpio_defaults[44] , \gpio_defaults[43] , \gpio_defaults[42] , \gpio_defaults[41] , \gpio_defaults[40] , \gpio_defaults[39] }) .gpio_defaults({ \gpio_defaults[51] , \gpio_defaults[50] , \gpio_defaults[49] , \gpio_defaults[48] , \gpio_defaults[47] , \gpio_defaults[46] , \gpio_defaults[45] , \gpio_defaults[44] , \gpio_defaults[43] , \gpio_defaults[42] , \gpio_defaults[41] , \gpio_defaults[40] , \gpio_defaults[39] })
); );
gpio_defaults_block gpio_defaults_block_30 ( gpio_defaults_block_0403 gpio_defaults_block_30 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[259] , \gpio_defaults[258] , \gpio_defaults[257] , \gpio_defaults[256] , \gpio_defaults[255] , \gpio_defaults[254] , \gpio_defaults[253] , \gpio_defaults[252] , \gpio_defaults[251] , \gpio_defaults[250] , \gpio_defaults[249] , \gpio_defaults[248] , \gpio_defaults[247] }) .gpio_defaults({ \gpio_defaults[259] , \gpio_defaults[258] , \gpio_defaults[257] , \gpio_defaults[256] , \gpio_defaults[255] , \gpio_defaults[254] , \gpio_defaults[253] , \gpio_defaults[252] , \gpio_defaults[251] , \gpio_defaults[250] , \gpio_defaults[249] , \gpio_defaults[248] , \gpio_defaults[247] })
); );
gpio_defaults_block gpio_defaults_block_31 ( gpio_defaults_block_0403 gpio_defaults_block_31 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[272] , \gpio_defaults[271] , \gpio_defaults[270] , \gpio_defaults[269] , \gpio_defaults[268] , \gpio_defaults[267] , \gpio_defaults[266] , \gpio_defaults[265] , \gpio_defaults[264] , \gpio_defaults[263] , \gpio_defaults[262] , \gpio_defaults[261] , \gpio_defaults[260] }) .gpio_defaults({ \gpio_defaults[272] , \gpio_defaults[271] , \gpio_defaults[270] , \gpio_defaults[269] , \gpio_defaults[268] , \gpio_defaults[267] , \gpio_defaults[266] , \gpio_defaults[265] , \gpio_defaults[264] , \gpio_defaults[263] , \gpio_defaults[262] , \gpio_defaults[261] , \gpio_defaults[260] })
); );
gpio_defaults_block gpio_defaults_block_32 ( gpio_defaults_block_0403 gpio_defaults_block_32 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[285] , \gpio_defaults[284] , \gpio_defaults[283] , \gpio_defaults[282] , \gpio_defaults[281] , \gpio_defaults[280] , \gpio_defaults[279] , \gpio_defaults[278] , \gpio_defaults[277] , \gpio_defaults[276] , \gpio_defaults[275] , \gpio_defaults[274] , \gpio_defaults[273] }) .gpio_defaults({ \gpio_defaults[285] , \gpio_defaults[284] , \gpio_defaults[283] , \gpio_defaults[282] , \gpio_defaults[281] , \gpio_defaults[280] , \gpio_defaults[279] , \gpio_defaults[278] , \gpio_defaults[277] , \gpio_defaults[276] , \gpio_defaults[275] , \gpio_defaults[274] , \gpio_defaults[273] })
); );
gpio_defaults_block gpio_defaults_block_33 ( gpio_defaults_block_0403 gpio_defaults_block_33 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[298] , \gpio_defaults[297] , \gpio_defaults[296] , \gpio_defaults[295] , \gpio_defaults[294] , \gpio_defaults[293] , \gpio_defaults[292] , \gpio_defaults[291] , \gpio_defaults[290] , \gpio_defaults[289] , \gpio_defaults[288] , \gpio_defaults[287] , \gpio_defaults[286] }) .gpio_defaults({ \gpio_defaults[298] , \gpio_defaults[297] , \gpio_defaults[296] , \gpio_defaults[295] , \gpio_defaults[294] , \gpio_defaults[293] , \gpio_defaults[292] , \gpio_defaults[291] , \gpio_defaults[290] , \gpio_defaults[289] , \gpio_defaults[288] , \gpio_defaults[287] , \gpio_defaults[286] })
); );
gpio_defaults_block gpio_defaults_block_34 ( gpio_defaults_block_0403 gpio_defaults_block_34 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[311] , \gpio_defaults[310] , \gpio_defaults[309] , \gpio_defaults[308] , \gpio_defaults[307] , \gpio_defaults[306] , \gpio_defaults[305] , \gpio_defaults[304] , \gpio_defaults[303] , \gpio_defaults[302] , \gpio_defaults[301] , \gpio_defaults[300] , \gpio_defaults[299] }) .gpio_defaults({ \gpio_defaults[311] , \gpio_defaults[310] , \gpio_defaults[309] , \gpio_defaults[308] , \gpio_defaults[307] , \gpio_defaults[306] , \gpio_defaults[305] , \gpio_defaults[304] , \gpio_defaults[303] , \gpio_defaults[302] , \gpio_defaults[301] , \gpio_defaults[300] , \gpio_defaults[299] })
); );
gpio_defaults_block gpio_defaults_block_35 ( gpio_defaults_block_0403 gpio_defaults_block_35 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[324] , \gpio_defaults[323] , \gpio_defaults[322] , \gpio_defaults[321] , \gpio_defaults[320] , \gpio_defaults[319] , \gpio_defaults[318] , \gpio_defaults[317] , \gpio_defaults[316] , \gpio_defaults[315] , \gpio_defaults[314] , \gpio_defaults[313] , \gpio_defaults[312] }) .gpio_defaults({ \gpio_defaults[324] , \gpio_defaults[323] , \gpio_defaults[322] , \gpio_defaults[321] , \gpio_defaults[320] , \gpio_defaults[319] , \gpio_defaults[318] , \gpio_defaults[317] , \gpio_defaults[316] , \gpio_defaults[315] , \gpio_defaults[314] , \gpio_defaults[313] , \gpio_defaults[312] })
); );
gpio_defaults_block gpio_defaults_block_36 ( gpio_defaults_block_0403 gpio_defaults_block_36 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[337] , \gpio_defaults[336] , \gpio_defaults[335] , \gpio_defaults[334] , \gpio_defaults[333] , \gpio_defaults[332] , \gpio_defaults[331] , \gpio_defaults[330] , \gpio_defaults[329] , \gpio_defaults[328] , \gpio_defaults[327] , \gpio_defaults[326] , \gpio_defaults[325] }) .gpio_defaults({ \gpio_defaults[337] , \gpio_defaults[336] , \gpio_defaults[335] , \gpio_defaults[334] , \gpio_defaults[333] , \gpio_defaults[332] , \gpio_defaults[331] , \gpio_defaults[330] , \gpio_defaults[329] , \gpio_defaults[328] , \gpio_defaults[327] , \gpio_defaults[326] , \gpio_defaults[325] })
); );
gpio_defaults_block gpio_defaults_block_37 ( gpio_defaults_block_0403 gpio_defaults_block_37 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[350] , \gpio_defaults[349] , \gpio_defaults[348] , \gpio_defaults[347] , \gpio_defaults[346] , \gpio_defaults[345] , \gpio_defaults[344] , \gpio_defaults[343] , \gpio_defaults[342] , \gpio_defaults[341] , \gpio_defaults[340] , \gpio_defaults[339] , \gpio_defaults[338] }) .gpio_defaults({ \gpio_defaults[350] , \gpio_defaults[349] , \gpio_defaults[348] , \gpio_defaults[347] , \gpio_defaults[346] , \gpio_defaults[345] , \gpio_defaults[344] , \gpio_defaults[343] , \gpio_defaults[342] , \gpio_defaults[341] , \gpio_defaults[340] , \gpio_defaults[339] , \gpio_defaults[338] })
); );
gpio_defaults_block gpio_defaults_block_4 ( gpio_defaults_block_0403 gpio_defaults_block_4 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[64] , \gpio_defaults[63] , \gpio_defaults[62] , \gpio_defaults[61] , \gpio_defaults[60] , \gpio_defaults[59] , \gpio_defaults[58] , \gpio_defaults[57] , \gpio_defaults[56] , \gpio_defaults[55] , \gpio_defaults[54] , \gpio_defaults[53] , \gpio_defaults[52] }) .gpio_defaults({ \gpio_defaults[64] , \gpio_defaults[63] , \gpio_defaults[62] , \gpio_defaults[61] , \gpio_defaults[60] , \gpio_defaults[59] , \gpio_defaults[58] , \gpio_defaults[57] , \gpio_defaults[56] , \gpio_defaults[55] , \gpio_defaults[54] , \gpio_defaults[53] , \gpio_defaults[52] })
); );
gpio_defaults_block gpio_defaults_block_5 ( gpio_defaults_block_0403 gpio_defaults_block_5 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[77] , \gpio_defaults[76] , \gpio_defaults[75] , \gpio_defaults[74] , \gpio_defaults[73] , \gpio_defaults[72] , \gpio_defaults[71] , \gpio_defaults[70] , \gpio_defaults[69] , \gpio_defaults[68] , \gpio_defaults[67] , \gpio_defaults[66] , \gpio_defaults[65] }) .gpio_defaults({ \gpio_defaults[77] , \gpio_defaults[76] , \gpio_defaults[75] , \gpio_defaults[74] , \gpio_defaults[73] , \gpio_defaults[72] , \gpio_defaults[71] , \gpio_defaults[70] , \gpio_defaults[69] , \gpio_defaults[68] , \gpio_defaults[67] , \gpio_defaults[66] , \gpio_defaults[65] })
); );
gpio_defaults_block gpio_defaults_block_6 ( gpio_defaults_block_0403 gpio_defaults_block_6 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[90] , \gpio_defaults[89] , \gpio_defaults[88] , \gpio_defaults[87] , \gpio_defaults[86] , \gpio_defaults[85] , \gpio_defaults[84] , \gpio_defaults[83] , \gpio_defaults[82] , \gpio_defaults[81] , \gpio_defaults[80] , \gpio_defaults[79] , \gpio_defaults[78] }) .gpio_defaults({ \gpio_defaults[90] , \gpio_defaults[89] , \gpio_defaults[88] , \gpio_defaults[87] , \gpio_defaults[86] , \gpio_defaults[85] , \gpio_defaults[84] , \gpio_defaults[83] , \gpio_defaults[82] , \gpio_defaults[81] , \gpio_defaults[80] , \gpio_defaults[79] , \gpio_defaults[78] })
); );
gpio_defaults_block gpio_defaults_block_7 ( gpio_defaults_block_0403 gpio_defaults_block_7 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[103] , \gpio_defaults[102] , \gpio_defaults[101] , \gpio_defaults[100] , \gpio_defaults[99] , \gpio_defaults[98] , \gpio_defaults[97] , \gpio_defaults[96] , \gpio_defaults[95] , \gpio_defaults[94] , \gpio_defaults[93] , \gpio_defaults[92] , \gpio_defaults[91] }) .gpio_defaults({ \gpio_defaults[103] , \gpio_defaults[102] , \gpio_defaults[101] , \gpio_defaults[100] , \gpio_defaults[99] , \gpio_defaults[98] , \gpio_defaults[97] , \gpio_defaults[96] , \gpio_defaults[95] , \gpio_defaults[94] , \gpio_defaults[93] , \gpio_defaults[92] , \gpio_defaults[91] })
); );
gpio_defaults_block gpio_defaults_block_8 ( gpio_defaults_block_0403 gpio_defaults_block_8 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[116] , \gpio_defaults[115] , \gpio_defaults[114] , \gpio_defaults[113] , \gpio_defaults[112] , \gpio_defaults[111] , \gpio_defaults[110] , \gpio_defaults[109] , \gpio_defaults[108] , \gpio_defaults[107] , \gpio_defaults[106] , \gpio_defaults[105] , \gpio_defaults[104] }) .gpio_defaults({ \gpio_defaults[116] , \gpio_defaults[115] , \gpio_defaults[114] , \gpio_defaults[113] , \gpio_defaults[112] , \gpio_defaults[111] , \gpio_defaults[110] , \gpio_defaults[109] , \gpio_defaults[108] , \gpio_defaults[107] , \gpio_defaults[106] , \gpio_defaults[105] , \gpio_defaults[104] })
); );
gpio_defaults_block gpio_defaults_block_9 ( gpio_defaults_block_0403 gpio_defaults_block_9 (
.VGND(vssd_core), .VGND(vssd_core),
.VPWR(vccd_core), .VPWR(vccd_core),
.gpio_defaults({ \gpio_defaults[129] , \gpio_defaults[128] , \gpio_defaults[127] , \gpio_defaults[126] , \gpio_defaults[125] , \gpio_defaults[124] , \gpio_defaults[123] , \gpio_defaults[122] , \gpio_defaults[121] , \gpio_defaults[120] , \gpio_defaults[119] , \gpio_defaults[118] , \gpio_defaults[117] }) .gpio_defaults({ \gpio_defaults[129] , \gpio_defaults[128] , \gpio_defaults[127] , \gpio_defaults[126] , \gpio_defaults[125] , \gpio_defaults[124] , \gpio_defaults[123] , \gpio_defaults[122] , \gpio_defaults[121] , \gpio_defaults[120] , \gpio_defaults[119] , \gpio_defaults[118] , \gpio_defaults[117] })