riscv
/
caravel
mirror of https://github.com/efabless/caravel.git
1
0
Fork 0
Code Issues Projects Releases Wiki Activity
caravel/signoff/gpio_control_block/openlane-signoff/39-gpio_control_block.lef.json

639 lines
10 KiB
JSON
Raw Normal View History

Caravel redesign new top (#300) * reharden: caravel ~ shift caravel_clocking due to change in size ~ change the pr boundary of caravel_power_routing mag file ~ regenarate lef of caravel_power_routing * update pdn for `caravel_clocking` & `digital_pll` * added script to update and generate the power routing views * ~ run update_power_routing_views from the caravel root with prboundary * fix output message * added power routing lef, mag and gds * fix update_power_routing_views saving wrong cell name * reharden: caravel ~ incorperate pdn changes ~ re-extract spefs * fix caravel_power_routing views * fix abs path in maglef views * fix abs path in mag views add substcut layers in gpio_control_block and mgmt_protect * generate a new chip_io gds * regenerate gpio_control_block due to mag and gds not in sync * reharden: caravel ~ change config to pass clean routing ~ use updated views of macros * lvs clean views * add caravel top-level generated sdf for all corners * fix absolute path for mgmt_core_wrapper Co-authored-by: kareem <kareem.farid@efabless.com> Co-authored-by: Bassant Hassan <bassant.hassan@efabless.com>
2022-10-18 19:24:07 -05:00
[
{
"pins": [
[
"VGND",
"VNB",
"VPB",
"VPWR"
], [
"VGND",
"VNB",
"VPB",
"VPWR"
]
]
},
{
"pins": [
[
"A_N",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
], [
"A_N",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
]
]
},
{
"pins": [
[
"CLK",
"D",
"RESET_B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Q"
], [
"CLK",
"D",
"RESET_B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Q"
]
]
},
{
"pins": [
[
"CLK_N",
"D",
"RESET_B",
"SET_B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Q",
"Q_N"
], [
"CLK_N",
"D",
"RESET_B",
"SET_B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Q",
"Q_N"
]
]
},
{
"pins": [
[
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
], [
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
]
]
},
{
"pins": [
[
"A0",
"A1",
"S",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A0",
"A1",
"S",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"A",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"DIODE",
"VGND",
"VNB",
"VPB",
"VPWR"
], [
"DIODE",
"VGND",
"VNB",
"VPB",
"VPWR"
]
]
},
{
"pins": [
[
"VGND",
"VNB",
"VPB",
"VPWR"
], [
"VGND",
"VNB",
"VPB",
"VPWR"
]
]
},
{
"pins": [
[
"VGND",
"VNB",
"VPB",
"VPWR",
"HI",
"LO"
], [
"VGND",
"VNB",
"VPB",
"VPWR",
"HI",
"LO"
]
]
},
{
"pins": [
[
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"A",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"VGND",
"VPWR"
], [
"VGND",
"VPWR"
]
]
},
{
"pins": [
[
"VGND",
"VNB",
"VPB",
"VPWR"
], [
"VGND",
"VNB",
"VPB",
"VPWR"
]
]
},
{
"pins": [
[
"gpio_logic1",
"vccd1",
"vssd1"
], [
"gpio_logic1",
"vccd1",
"vssd1"
]
]
},
{
"pins": [
[
"A",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"A1",
"A2",
"B1",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
], [
"A1",
"A2",
"B1",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
]
]
},
{
"pins": [
[
"A1",
"A2",
"B1",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
], [
"A1",
"A2",
"B1",
"VGND",
"VNB",
"VPB",
"VPWR",
"Y"
]
]
},
{
"pins": [
[
"A_N",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A_N",
"B",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"pins": [
[
"CLK",
"D",
"RESET_B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Q"
], [
"CLK",
"D",
"RESET_B",
"VGND",
"VNB",
"VPB",
"VPWR",
"Q"
]
]
},
{
"pins": [
[
"A_N",
"B",
"C",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
], [
"A_N",
"B",
"C",
"VGND",
"VNB",
"VPB",
"VPWR",
"X"
]
]
},
{
"name": [
"gpio_control_block",
"gpio_control_block"
],
"devices": [
[
["sky130_fd_sc_hd__fill_1", 1],
["sky130_fd_sc_hd__nand2b_2", 14],
["sky130_fd_sc_hd__dfrtp_4", 13],
["sky130_fd_sc_hd__dfbbn_2", 13],
["sky130_fd_sc_hd__buf_16", 19],
["sky130_fd_sc_hd__inv_2", 14],
["sky130_fd_sc_hd__mux2_4", 1],
["sky130_fd_sc_hd__clkbuf_16", 8],
["sky130_fd_sc_hd__and2_0", 1],
["sky130_fd_sc_hd__dlygate4sd3_1", 13],
["sky130_fd_sc_hd__diode_2", 23],
["sky130_fd_sc_hd__decap_3", 1],
["sky130_fd_sc_hd__conb_1", 1],
["sky130_fd_sc_hd__buf_2", 16],
["sky130_fd_sc_hd__or2_0", 13],
["sky130_fd_sc_hd__tapvpwrvgnd_1", 1],
["sky130_fd_sc_hd__macro_sparecell", 1],
["gpio_logic_high", 1],
["sky130_fd_sc_hd__and2_2", 1],
["sky130_fd_sc_hd__o21ai_4", 1],
["sky130_fd_sc_hd__o21ai_2", 1],
["sky130_fd_sc_hd__and2b_2", 1],
["sky130_fd_sc_hd__dfrtp_2", 1],
["sky130_fd_sc_hd__and3b_2", 1 ]
], [
["sky130_fd_sc_hd__fill_1", 1 ],
["sky130_fd_sc_hd__nand2b_2", 14 ],
["sky130_fd_sc_hd__dfrtp_4", 13 ],
["sky130_fd_sc_hd__dfbbn_2", 13 ],
["sky130_fd_sc_hd__buf_16", 19 ],
["sky130_fd_sc_hd__inv_2", 14 ],
["sky130_fd_sc_hd__mux2_4", 1 ],
["sky130_fd_sc_hd__clkbuf_16", 8 ],
["sky130_fd_sc_hd__and2_0", 1 ],
["sky130_fd_sc_hd__dlygate4sd3_1", 13 ],
["sky130_fd_sc_hd__diode_2", 23 ],
["sky130_fd_sc_hd__decap_3", 1 ],
["sky130_fd_sc_hd__conb_1", 1 ],
["sky130_fd_sc_hd__buf_2", 16 ],
["sky130_fd_sc_hd__or2_0", 13 ],
["sky130_fd_sc_hd__tapvpwrvgnd_1", 1 ],
["sky130_fd_sc_hd__macro_sparecell", 1 ],
["gpio_logic_high", 1 ],
["sky130_fd_sc_hd__and2_2", 1 ],
["sky130_fd_sc_hd__o21ai_4", 1 ],
["sky130_fd_sc_hd__o21ai_2", 1 ],
["sky130_fd_sc_hd__and2b_2", 1 ],
["sky130_fd_sc_hd__dfrtp_2", 1 ],
["sky130_fd_sc_hd__and3b_2", 1 ]
]
],
"nets": [
174,
174
],
"badnets": [
],
"badelements": [
],
"pins": [
[
"vccd1",
"vssd1",
"pad_gpio_dm[2]",
"pad_gpio_dm[1]",
"serial_clock_out",
"serial_load_out",
"mgmt_gpio_in",
"zero",
"one",
"pad_gpio_outenb",
"pad_gpio_out",
"user_gpio_in",
"pad_gpio_dm[0]",
"serial_data_out",
"pad_gpio_holdover",
"pad_gpio_slow_sel",
"pad_gpio_vtrip_sel",
"pad_gpio_inenb",
"pad_gpio_ib_mode_sel",
"pad_gpio_ana_sel",
"pad_gpio_ana_pol",
"pad_gpio_ana_en",
"resetn_out",
"gpio_defaults[1]",
"gpio_defaults[10]",
"gpio_defaults[12]",
"gpio_defaults[11]",
"gpio_defaults[0]",
"gpio_defaults[7]",
"gpio_defaults[2]",
"gpio_defaults[3]",
"gpio_defaults[6]",
"gpio_defaults[5]",
"gpio_defaults[4]",
"gpio_defaults[8]",
"gpio_defaults[9]",
"user_gpio_oeb",
"user_gpio_out",
"serial_clock",
"serial_load",
"pad_gpio_in",
"mgmt_gpio_oeb",
"serial_data_in",
"mgmt_gpio_out",
"resetn",
"vssd",
"vccd"
], [
"vccd1",
"vssd1",
"pad_gpio_dm[2]",
"pad_gpio_dm[1]",
"serial_clock_out",
"serial_load_out",
"mgmt_gpio_in",
"zero",
"one",
"pad_gpio_outenb",
"pad_gpio_out",
"user_gpio_in",
"pad_gpio_dm[0]",
"serial_data_out",
"pad_gpio_holdover",
"pad_gpio_slow_sel",
"pad_gpio_vtrip_sel",
"pad_gpio_inenb",
"pad_gpio_ib_mode_sel",
"pad_gpio_ana_sel",
"pad_gpio_ana_pol",
"pad_gpio_ana_en",
"resetn_out",
"gpio_defaults[1]",
"gpio_defaults[10]",
"gpio_defaults[12]",
"gpio_defaults[11]",
"gpio_defaults[0]",
"gpio_defaults[7]",
"gpio_defaults[2]",
"gpio_defaults[3]",
"gpio_defaults[6]",
"gpio_defaults[5]",
"gpio_defaults[4]",
"gpio_defaults[8]",
"gpio_defaults[9]",
"user_gpio_oeb",
"user_gpio_out",
"serial_clock",
"serial_load",
"pad_gpio_in",
"mgmt_gpio_oeb",
"serial_data_in",
"mgmt_gpio_out",
"resetn",
"vssd",
"vccd"
]
]
}
]