caravel/verilog/rtl/empty_macro.v

module empty_macro ();
endmodule