riscv
/
alliance
mirror of https://gitlab.lip6.fr/vlsi-eda/alliance.git
1
0
Fork 0
Code Issues Projects Releases Wiki Activity
1,012 Commits 7 Branches 3 Tags 41 MiB
C 80.1%
VHDL 5.8%
Roff 4.7%
Yacc 3%
C++ 1.7%
Other 4.6%
Go to file
Pierre Nguyen Tuong fae460bb3c Introduction des objets logiques capacite, resistance et inductance. 
Nouvelles fonctions de genlib:

GENLIB_LOCAP(type,capa,tcon,bcon,name)
GENLIB_LORES(type,resi,rcon1,rcon2,name)
GENLIB_LOSELF(type,self,scon1,scon2,name)

Pour GENLIB_LOCAP, type = CAPMIM ou CAPPNWELL
                   capa = valeur de la capacite
                   tcon,bcon = nom des connecteurs
                   name = nom de la capacite

Pour GENLIB_LORES, type = RESMIM
                   resi = valeur de la resistance
                   rcon1,rcon2 = nom des connecteurs
                   name = nom de la resistance

Pour GENLIB_LOSELF, type = SELFMIM
                    self = valeur de l'inductance
                    scon1,scon2 = nom des connecteurs
                    name = nom de l'inductance

Note: le parser/driver al fonctionne pour ces objets
      le driver spice seul fonctionne pour ces objets
 		2002-08-14 19:18:24 +00:00
CVSROOT oups 2002-05-06 13:39:02 +00:00
alliance Introduction des objets logiques capacite, resistance et inductance. 2002-08-14 19:18:24 +00:00
dev modif de printemps 2000-06-07 15:13:22 +00:00