ASIMUT Compilateur/Simulateur VHDL
BBR Routeur Canal
BOP Optimisation de reseaux Booleen
BSG Generateur de decaleur
DPR Routeur de chemin de donnees
DREAL Visualisation de circuit 
DRUC Verification des regles de dessins
FPGEN Compilateur de chemin de donnees
FPMAP Synthese logique pour circuit FPGA
GENLIB Langage de description de circuits
GENPAT Langage de description de stimuli
GENVIEW Environnement graphique procedural pour genlib
GLOP Optimisation de netlist
GRAAL Editeur graphique
GROG Generateur de PROM parametrable
LVX Comparaison de netlists 
LYNX Extracteur de vue structurelle a partir d'une vue physique symbolique 
PROOF Logiciel de preuve formelle
RAGE Generateur de Ram
RFG Generateur de banc de registres
RING Routeur de plots
RSA Generateur d'additionneur
S2R Expansion de dessin symbolique
SCMAP Logiciel de synthese sur bibliotheque de cellules
SCR Placement/Routage de cellules precaracterisees
SYF Synthese d' automates d'etats finis
TAS Analyse temporelle
YAGLE Abstraction fonctionelle
